0　引言

目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達(dá)到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點(diǎn)缺陷和線缺陷等。為了及早對(duì)產(chǎn)品的質(zhì)量進(jìn)行檢測(cè),液晶測(cè)試儀器成為所有的液晶模塊生產(chǎn)廠家的必備設(shè)備。針對(duì)此問(wèn)題,設(shè)計(jì)了可以快速檢查TFT模塊的點(diǎn)缺陷和線缺陷的簡(jiǎn)易測(cè)試儀器,該測(cè)試儀主要應(yīng)用于中小尺寸TFT LCD模塊的快速檢測(cè)。測(cè)試儀最主要的部分是為模塊提供測(cè)試信號(hào)的信號(hào)源。

1　TFT驅(qū)動(dòng)測(cè)試原理

TFTLCD最可能產(chǎn)生缺陷的位置是在電路層,即TFT陣列層。TFT實(shí)際功能如同一個(gè)開(kāi)關(guān),液晶如同一個(gè)電容,當(dāng)開(kāi)關(guān)閉合的時(shí)候,顯示信號(hào)寫(xiě)入液晶電容Cls,斷開(kāi)的時(shí)候信號(hào)保持在液晶上。存儲(chǔ)電容Cs的作用就是讓充電電壓保持到下一次更新畫(huà)面。圖1是單一TFT等效電路圖。掃描線控制TFT的柵極,來(lái)決定TFT是否選通,源信號(hào)線連接TFT的源極對(duì)液晶電容進(jìn)行充電。當(dāng)加在G極和S極的電壓Vgs大于閾值電壓Vth時(shí)，源極和漏極導(dǎo)通，液晶電容充電，達(dá)到顯示效果；當(dāng)Vgs小于閾值電壓Vth的時(shí)候，TFT開(kāi)關(guān)斷開(kāi)，液晶電容保持充電電壓到下一掃描周期。

圖1　單一TFT等效電路圖

若液晶分子長(zhǎng)時(shí)間固定在某個(gè)電壓下不變,會(huì)破壞液晶分子的旋轉(zhuǎn)特性。當(dāng)顯示要求同一灰度的時(shí)候,可將顯示電壓相對(duì)于Vcom分成相同壓差的正負(fù)極性,這樣不管是加在液晶上的電壓是正還是負(fù),雖然液晶分子的旋轉(zhuǎn)方向不同,但顯示的灰度是一樣的。當(dāng)要求顯示同一灰度的時(shí)候,通過(guò)正負(fù)電壓的交替,達(dá)到顯示要求,也可避免對(duì)液晶分子的破壞。目前,為了避免閃爍現(xiàn)象和減少功耗,大多數(shù)TFT LCD采用點(diǎn)翻轉(zhuǎn)固定Vcom電壓的驅(qū)動(dòng)方式。采用固定Vcom電壓方式的時(shí)候要注意饋通電壓的影響。對(duì)于固定Vcom電壓的驅(qū)動(dòng)方式,饋通電壓的形成主要來(lái)源于柵極驅(qū)動(dòng)信號(hào)的變化,此變化經(jīng)存儲(chǔ)電容Cs和柵極與漏極之間的寄生電容Cgd反饋到顯示電極上,影響顯示電極電壓正確性。為避免此影響,需要修正Vcom電壓,使之對(duì)饋通電壓有所補(bǔ)償。圖2是一般TFT模塊采用的二階驅(qū)動(dòng)原理示意圖。

圖2　二階驅(qū)動(dòng)原理

2　TFT點(diǎn)缺陷和線缺陷產(chǎn)生機(jī)理TFT的結(jié)構(gòu)以及驅(qū)動(dòng)原理,只要分時(shí)地選通各個(gè)行的柵極,使得源信號(hào)對(duì)顯示電極充電,就可以達(dá)到顯示效果。但由于生產(chǎn)或其它各種原因,可能出現(xiàn)某行TFT或連接TFT柵極的驅(qū)動(dòng)信號(hào)線有缺陷,不能對(duì)柵極加以正確的驅(qū)動(dòng)信號(hào),造成整個(gè)行的柵極不能控制,因而信號(hào)加不到顯示電極上,通過(guò)偏振片觀察的時(shí)候會(huì)發(fā)現(xiàn)某行有亮線,即所謂的線缺陷;當(dāng)存儲(chǔ)電容或液晶電容存在缺陷時(shí),就可能使某個(gè)液晶電容不能充電或充電后保持的時(shí)間不足,造成顯示電極上電壓信號(hào)的誤差,觀察的時(shí)候會(huì)發(fā)現(xiàn)某個(gè)亮點(diǎn),即所謂的點(diǎn)缺陷。檢測(cè)線缺陷和點(diǎn)缺陷實(shí)際就是在液晶模塊上加以變化的驅(qū)動(dòng)信號(hào),通過(guò)偏振片觀察其結(jié)果來(lái)快速判斷液晶模塊的質(zhì)量[1-2]。

根據(jù)

3　測(cè)試信號(hào)的要求

為了滿足對(duì)不同中小尺寸TFT模塊的測(cè)試要求,測(cè)試信號(hào)源一般提供源極信號(hào)、柵極信號(hào)、柵極控制信號(hào)和公共地信號(hào)。柵極控制信號(hào)一般是直流信號(hào), 0~25V可連續(xù)調(diào)節(jié),此信號(hào)一般接模塊的GG端(此端為測(cè)試選通使能);柵極信號(hào)幅值-15~25V可以連續(xù)調(diào)節(jié),頻率10~100Hz可變,占空比1/1 000~1/2可調(diào),此信號(hào)接TFT的柵極;源極信號(hào)幅值±0.5V~±5V可調(diào),頻率與柵極信號(hào)相同,占空比可以調(diào)節(jié),此信號(hào)與柵極信號(hào)相比有一個(gè)滯后時(shí)間,但高電平時(shí)間要比柵極信號(hào)保持時(shí)間長(zhǎng),并且具有16級(jí)灰度的變化;地信號(hào)是為液晶屏提供的一個(gè)公共端。

4　測(cè)試信號(hào)的產(chǎn)生設(shè)計(jì)

為實(shí)現(xiàn)對(duì)TFT LCD的測(cè)試,就要實(shí)現(xiàn)上述的信號(hào)。其中柵極控制信號(hào)和公共地信號(hào)很容易實(shí)現(xiàn),在此不作介紹。柵極和源極信號(hào)主要通過(guò)FPGA來(lái)實(shí)現(xiàn)。本文中主要介紹實(shí)現(xiàn)要求的頻率和占空比,以及對(duì)灰度的控制。柵極信號(hào)的產(chǎn)生主要在FPGA中通過(guò)對(duì)給定的時(shí)鐘進(jìn)行分頻計(jì)數(shù)的方式實(shí)現(xiàn),此信號(hào)作為外部模擬開(kāi)關(guān)MAX4622的選通信號(hào),對(duì)MAX4622的兩路輸入信號(hào)進(jìn)行選通。MAX4622的輸入信號(hào)的幅值可以調(diào)節(jié),分別在-5~0V和0~10V之間調(diào)節(jié),MAX4622的輸出信號(hào)經(jīng)電路放大后作為輸出,即可滿足柵極信號(hào)的要求[3]。柵極信號(hào)在FPGA中的形成過(guò)程如下:根據(jù)接收到的所要實(shí)現(xiàn)的頻率和占空比的數(shù)值,通過(guò)公式計(jì)算出輸入FPGA的數(shù)值,規(guī)定fclk為輸入時(shí)鐘頻率,要實(shí)現(xiàn)的頻率為freq,占空比為duty,則有：

N =fclk/(freq×duty)

FPGA根據(jù)N對(duì)時(shí)鐘脈沖分頻計(jì)數(shù),分為偶數(shù)和奇數(shù)的兩種情況,N為偶數(shù)時(shí)比較容易實(shí)現(xiàn),當(dāng)N為奇數(shù)時(shí),需要設(shè)置兩個(gè)分頻器,分別對(duì)時(shí)鐘脈沖的上升和下降沿計(jì)數(shù),再將這兩個(gè)結(jié)果作邏輯或處理,即可得到結(jié)果為(freq×duty)的方波脈沖,再對(duì)其進(jìn)行值為duty的不等分頻處理,所得到的就是頻率和占空比滿足要求的結(jié)果。圖3是仿真結(jié)果,其中m為所要實(shí)現(xiàn)的頻率freq,n為占空比, temp2為頻率為freq×duty的方波信號(hào), clk_gate就是最終的柵極信號(hào)。其中時(shí)鐘clk為2MHz,m為10Hz,n為1/20。

圖3　柵極信號(hào)

源極信號(hào)是通過(guò)16路模擬開(kāi)關(guān)AD7506和模擬開(kāi)關(guān)MAX4622產(chǎn)生的。AD7506是16選1的模擬轉(zhuǎn)換開(kāi)關(guān),通過(guò)4位地址輸入值選擇1路輸出。AD7506的16路輸入將+5V16等分,每路通過(guò)不同的電壓值代表不同的灰度等級(jí)。其選擇信號(hào)也是由FPGA產(chǎn)生的,實(shí)現(xiàn)16選1的輸出。該輸出經(jīng)過(guò)正向跟隨和反向放大電路作為另一個(gè)MAX4622的一組開(kāi)關(guān)(COM₁和COM₃)的輸入,由FPGA產(chǎn)生的選通信號(hào)Sel1,控制正向電壓或反向電壓的輸出,此輸出和公共地又作為MAX4622另一組開(kāi)關(guān)(COM₂和COM₄)的輸入,經(jīng)Sel₂選通,就可得到具有16個(gè)不同正負(fù)幅值和脈沖寬度均可調(diào)的信號(hào),此信號(hào)經(jīng)過(guò)運(yùn)放電路的放大即為所要求的源極信號(hào)。其中具體的實(shí)現(xiàn)電路如圖4所示。

圖4　源極信號(hào)的產(chǎn)生電路圖

其中Sel1是柵極信號(hào)經(jīng)過(guò)D觸發(fā)器而形成的,所以具有一定的滯后。Sel2是柵極信號(hào)經(jīng)過(guò)FPGA內(nèi)部的一個(gè)單穩(wěn)態(tài)觸發(fā)器而實(shí)現(xiàn)的, FPGA形成的單穩(wěn)態(tài)觸發(fā)器由兩個(gè)D觸發(fā)器和一個(gè)計(jì)數(shù)器組成,其中cp為上述的(freq×duty)方波,tr為柵極信號(hào), Sel2即為輸出信號(hào),其高電平的時(shí)間可以根據(jù)實(shí)際需要在一定范圍內(nèi)隨意設(shè)定,如圖5所示。這樣,代表不同灰度等級(jí)的交變信號(hào)就可加在TFT的源極端<