2 PLL頻率反饋模塊方案分析
??? 超聲波發(fā)生器系統(tǒng)中，影響高速鎖相的環(huán)節(jié)主要有嵌入式系統(tǒng)、頻率生成及PLL(Phase Locked Loop)頻率反饋。隨著高性能ARM(Advanced RISC Machines)作為嵌入式系統(tǒng)的不斷推廣及具有高速生成頻率功能的DDS（Direct Digital Synthesizer）的廣泛使用，頻率生成速度已經(jīng)得到很大提高，超聲波發(fā)生器的技術(shù)瓶頸集中在PLL頻率反饋模塊。因此，提高超聲波發(fā)生器的反饋速度對(duì)高速鎖相具有主要的作用。
2.1 PLL頻率反饋原理
??? 在實(shí)際鍵合過(guò)程中，由于鍵界面處于一個(gè)動(dòng)態(tài)變化的過(guò)程，換能器諧振頻率為一時(shí)變過(guò)程，因此，超聲波發(fā)生器必須根據(jù)換能器狀態(tài)動(dòng)態(tài)調(diào)整輸出頻率以實(shí)現(xiàn)鎖相功能。
??? 超聲鍵合系統(tǒng)中，換能器可等效為圖2所示電路。

?

??? 由圖2可得：

???

其中，超聲波發(fā)生器輸出電壓U及換能器電阻R不變。
??? 當(dāng)系統(tǒng)處于非諧振狀態(tài)時(shí)，電流電壓相位角θ不為零，隨著超聲波發(fā)生器輸出頻率遠(yuǎn)離換能器的諧振頻率，相位角θ隨之增大，電流I變??；當(dāng)系統(tǒng)處于諧振狀態(tài)時(shí)，電抗X為零，此時(shí)換能器上的相位角θ為0，阻抗Z有最小值，因此流經(jīng)換能器的電流I最大。
??? 綜上所述，在PLL頻率跟蹤模塊的控制中，負(fù)載端反饋電流和電流電壓相位差這兩個(gè)參數(shù)的引入,使得根據(jù)負(fù)載綜合特性阻抗實(shí)時(shí)控制頻率成為可能，也即實(shí)現(xiàn)了閉環(huán)控制^[1]。
2.2 常見(jiàn)鎖相反饋的比較與分析
2.2.1 相位差反饋方案
??? 根據(jù)相位差反饋實(shí)現(xiàn)鎖相是一種比較簡(jiǎn)單的方法，但實(shí)際應(yīng)用中常出現(xiàn)不穩(wěn)定、無(wú)法鎖相等情況^[2]，其原因?yàn)椋?1)當(dāng)換能器處于非諧振狀態(tài)時(shí)，相位差在全局頻段并非遵循離諧振點(diǎn)越遠(yuǎn)相位差越大的特點(diǎn)。(2)當(dāng)換能器處于諧振狀態(tài)時(shí)，相位差電壓接近于零，由于芯片的偏置或外干擾，易出現(xiàn)失鎖或鎖相不完全的現(xiàn)象。(3)由相位差形成的PWM波形經(jīng)過(guò)低通濾波后，由于紋波和穩(wěn)定時(shí)間之間存在矛盾，無(wú)法同時(shí)滿足高速與高精度響應(yīng)的要求。
2.2.2 電流反饋方案
??? 根據(jù)電流反饋實(shí)現(xiàn)高速鎖相是一種有效的辦法。由實(shí)驗(yàn)可知，換能器反饋電流中含有諧波，波形變形嚴(yán)重，無(wú)法通過(guò)對(duì)電流峰峰值的檢測(cè)判斷大小，且各次諧波的能量在輸出信號(hào)中的比例也會(huì)有很大的差別。通過(guò)帶通濾波器濾除多余諧波，只留下基頻再進(jìn)行判斷的方法并不嚴(yán)謹(jǐn)和準(zhǔn)確。
??? AD536A芯片被廣泛用于真有效值轉(zhuǎn)換，采用AD536A芯片實(shí)現(xiàn)電流反饋是一個(gè)有效的方案。但是，在其他領(lǐng)域能實(shí)現(xiàn)的技術(shù)，不一定滿足芯片鍵合封裝領(lǐng)域的需求?，F(xiàn)對(duì)AD536A芯片進(jìn)行誤差分析和穩(wěn)定時(shí)間的計(jì)算。因?yàn)楦咚冁i相對(duì)時(shí)間和精度有較高的要求，因此采用后置二階巴特沃思濾波器電路方案。真有效值芯片的平均誤差等于直流誤差加上紋波誤差，當(dāng)后置二階巴特沃思濾波器后，紋波誤差只占平均誤差的5％,為計(jì)算方便，這里僅考慮直流誤差。直流誤差公式如下^[3]：

??? 由公式(2)可以看出，頻率f越低，直流誤差DC_error越大。當(dāng)輸入頻率f取最小值（20kHz）時(shí)，直流誤差DC_error最大，取平均電容C_AV＝1nF，直流誤差DC_error為0.59％；當(dāng)輸入頻率f＝30kHz時(shí)，直流誤差DC_error為0.2％，由于8位精度的誤差為0.39％，因此從精度角度而言尚可以滿足8位精度要求。
??? AD536A芯片的1%穩(wěn)定時(shí)間ts的公式為：

??? 當(dāng)C_AV＝1nF時(shí)，由公式(4)可得穩(wěn)定時(shí)間ts＝0.375ms，此時(shí)間無(wú)法滿足高速諧振的要求。盡管平均電容C_AV進(jìn)一步縮小可以縮短穩(wěn)定時(shí)間ts，但因此將造成直流誤差DC_error加大，無(wú)法滿足高速芯片封裝的特殊要求。
??? 由于AD536A芯片采用模擬電路得到模擬有效值信號(hào)，這種模擬表測(cè)量精度低且響應(yīng)時(shí)間慢，因此為了實(shí)現(xiàn)高速鎖相，必須尋找更優(yōu)的方法。
3 基于數(shù)字真有效值測(cè)量的頻率反饋電路分析與設(shè)計(jì)
??? 數(shù)字式電路通過(guò)對(duì)信號(hào)多次采樣后，由公式計(jì)算并得出有效值，精度可以達(dá)到很高。常見(jiàn)的方法是先測(cè)出交流信號(hào)的周期，再依據(jù)整周期采樣條件和Nyquist采樣定理算出合適的采樣周期，然后按此計(jì)算出的采樣周期對(duì)交流信號(hào)進(jìn)行采樣。否則該方法求得的值就不符合真有效值的定義，這將使整個(gè)工作過(guò)程變得復(fù)雜,同時(shí)加大時(shí)間滯后和測(cè)量誤差^[4]。由于變頻式超聲波發(fā)生器為掃頻模式，交流信號(hào)不可能一直為模數(shù)芯片采樣周期的整數(shù)倍或有理分?jǐn)?shù)倍，所以傳統(tǒng)的計(jì)算方法無(wú)法滿足可變頻及高速鎖相的需要。本文采用以下有效值計(jì)算公式^[5]：

???

其中：

???

??? 式中：N_m為交流信號(hào)內(nèi)第m個(gè)周波的采樣次數(shù)；x_m(k)為第m個(gè)周波的第k次采樣值。
??? 圖3為第m個(gè)周波的采樣數(shù)據(jù)示意圖。

?

?

??? 公式（7）通過(guò)一個(gè)周期的第一個(gè)采樣和最后一個(gè)采樣實(shí)現(xiàn)有效值的補(bǔ)償，使真有效值計(jì)算不受“整周期采樣”條件的限制，能對(duì)被測(cè)信號(hào)的每個(gè)周波的有效值都進(jìn)行測(cè)量，工作方式較為簡(jiǎn)單，響應(yīng)快速。
??? 同時(shí)，由公式（7）可知，嵌入式控制芯片須進(jìn)行平方根運(yùn)算，C語(yǔ)言中求平方根指令POW（x，0.5）采用數(shù)學(xué)上常用的Newton-Raphson迭代法。由編譯結(jié)果可知，本方案采用的高性能AT91SAM9260嵌入式芯片運(yùn)行POW（x，0.5）指令，需要100μs左右?？紤]ARM二進(jìn)制的計(jì)算特點(diǎn)，本設(shè)計(jì)采用高效的試探法求平方根，算法流程見(jiàn)圖4。AT91SAM9260處理器在180MHz時(shí)具有200MIPS處理能力^[6]，即單周期指令執(zhí)行時(shí)間為5ns。在處理8位精度數(shù)字時(shí)，其平方根運(yùn)算只需0.135μs，因此采用此算法能大大加快超聲波發(fā)生器的鎖相速度。

?

?