??? 摘 要： 介紹一種基于FPGA的視頻疊加系統的硬件設計與軟件實現，克服了市面上大多采用的用專用字符疊加芯片設計視頻疊加系統的不足，而且系統中疊加到視頻圖像" title="視頻圖像">視頻圖像上的瞄準十字線可以單像素移動，并且可以根據背景灰度值的不同，實時改變自身灰度值以形成反差，更有利于觀察瞄準，這是以往視頻疊加系統做不到的。作為一種新型的視頻疊加技術，它具有靈活性強、體積小、功耗低等特點。
??? 關鍵詞： FPGA? 視頻疊加? 實時? VHDL
?
??? 圖像處理技術廣泛應用于科學研究、工農業生產、軍事技術、醫療衛生等領域。 在軍事領域中的應用主要有：海防監控、電視跟蹤、目標識別、成像制導等。本文設計針對裝備觀瞄系統中的視頻信息的疊加，主要是接收上位機傳來的瞄準十字線參數和目標位置信息，利用FPGA實現在視頻圖像中疊加用于瞄準的高精度可控，能實時根據背景灰度值自動調整自身灰度值的十字線和目標參數等。在以往的視頻疊加系統中,通常采用專用字符疊加芯片調用字符庫中字符以實現疊加，而這種方式實現的字符疊加不能提供字符的單像素移動操作，只能整字模一起讀寫，整個系統適應性差,顯示的十字線或字符精度和靈活性不夠，不能根據實時需要在圖像任意方位疊加各種精度的信息。而利用本文技術實現的視頻疊加，整個系統在單片FPGA中實現，可減少系統的體積和功耗，而且用FPGA模擬的顯示時序可以使疊加的字符或十字線精度得到提高，靈活性得到增強，滿足了不同的應用要求。
1 工作原理
??? 為實現圖像疊加，必須先了解圖像傳送的原理。圖像是由明暗不同的部分構成的，一幅圖像可以分解成許多個基本單元，叫“像素”。要想成功地傳送一幅圖像，必須把它所有的像素分別轉換成相應的電信號，再一一加以傳送。現代電視技術中，采用順序（輪流）傳送像素的方法，在發送端按照各個像素的行列位置逐個變成電信號，發送到接收端" title="接收端">接收端；在接收端屏幕上，各個像素也是逐個相繼出現的。因此，要想在接收端的屏幕上得出正確的影像，應該符合兩個條件：①是發送與接收兩個端的掃描時間應該相等，即掃描頻率一致；②每一行和每一場開始掃描的時刻也要一樣，即掃描的相位一致。所以，嚴格地保證接收端和發送端的掃描運動互相同步是非常重要的。目前在傳送視頻信號時，把影像信號、消隱信號和復合同步信號" title="同步信號">同步信號三者按一定比例混合在一起，發送到接收端去控制顯像管中電子束的掃描運動，以保證影像中各像素的位置在熒光屏上正確重顯。我國采用的電視信號是PAL制，場掃描頻率為50Hz，行掃描頻率為15 625Hz，它的行同步信號和場同步信號的基本波形如圖１所示，實際傳送的視頻信號波形如圖2所示。
?
?
??? 本系統中，要求對攝像頭獲得的圖像疊加上瞄準十字線光標和目標位置信息，用戶可以通過串口" title="串口">串口命令控制光標的移動。按此要求，在圖像傳送過程中，截取從攝像頭傳出的視頻信號，疊加一些圖形信號，再傳送到接收端(本系統中為監視器)。所謂疊加，實質上是在像素級為每個像素點選擇電信號。這其中有兩個問題：一是精確定位像素點，即確定它的行、列位置；二是定位之后，控制電信號的輸出，即選擇在監視器上的某一像素點為顯示現場圖像像素的電信號，還是疊加圖形的像素電信號。本系統解決這兩問題的辦法是：采集視頻圖像時，根據視頻圖像的復合同步信息實時將圖像的灰度值按順序采集到一雙口" title="雙口">雙口RAM中，供顯示時讀取，而顯示的“復合同步信號”是采用VHDL在FPGA中模擬出來的，這樣可以直接得到行同步信號及場同步信號，以控制行／場計數器準確計數及定位像素點，從而可以在視頻圖像的任意位置疊加字符圖像。另外，還可以在顯示圖像之前讀取雙口RAM中的視頻灰度值以實現圖像處理的各種算法。
2 硬件設計
??? 系統的核心控制在FPGA芯片中,選用ALTERA公司的Stratix EP1S10F672I7芯片，配置方式采用PS并行配置模式。配置存儲器選用ALTERA的EPC8Q100，它擁有8個存儲分區，合計8Mbit的存儲空間，通過撥碼開關選擇不同的上電程序。可以根據用戶需要選擇不同的系統程序。對配置芯片的下載和在線調試采用JTAG口模式。視頻信號通過采集芯片SAA7113采集并解碼成標準的“VPO”數字信號存儲在FPGA內嵌的雙口RAM中，視頻合成的全部過程在FPGA中實現，最后通過顯示芯片ADV7123 顯示到監視器。RS485用來傳輸從上位機過來的目標位置信息和十字線調整命令。整個硬件電路實際上是一個圖像處理平臺，實現視頻合成只用到系統資源的21%，其余資源可用來實現圖像處理的多種算法。系統結構框圖如圖3所示。
?
3 軟件實現
??? 系統硬件相對比較簡單，大量工作需要用硬件描述語言（VHDL）在集成芯片FPGA中完成。軟件采用模塊化設計方法，對各模塊進行增量編譯，通過在FPGA物理位置進行區域性約束來完成整個系統軟件設計，繼承每一個模塊編譯的成果，使模塊與模塊之間有一定的物理隔離帶，減少了各模塊之間的信號干擾，保證每個模塊的時序要求，并且軟件流程清晰、可讀性強，便于修改和升級。總體流程如圖4所示。
?
3.1 圖像采集模塊
??? 本模塊主要作用是采集從芯片SAA7113過來的數字視頻信號、行場同步信號，及SAA7113內部鎖相環(LLC)向外界提供的27MHz系統時鐘信號。根據復合同步信息將視頻圖像灰度值存入FPGA內嵌的雙口RAM中，供圖像算法實現模塊調用。FPGA內部的存儲空間可以配置為各種存儲器，本系統將其配置為雙口RAM，用于存儲視頻圖像灰度值。
3.2 圖像算法實現模塊
??? 本系統涉及到的圖像處理算法是為了使疊加到視頻圖像上的瞄準十字線能夠根據視頻圖像背景灰度值的變化而自動調整自身灰度以便于觀察。模塊采用領域處理的方法以模板運算的形式實現。模板運算的思想是將賦予某個像素的灰度值作為它本身灰度值和相鄰像素灰度值的函數。考慮圖5（a）所示十字線中心的子圖區域，并用以準心z5為中心的3×3區域中像素值的模板運算值來代替z5的值。
??? 利用圖5（b）的模板，將模板中心放在z5之上，用模板上對應的系數與模板下的像素相乘并累加結果：
??? 
??? 令wi=1/9，i=1,2，…，9，將運算結果與灰度值150比較，大于150則給出一信號，令d等于1，否則將d置0。十字線的灰度值則根據d的值而調整。
?
??? 式(1)在圖像處理中得到廣泛應用，恰當地選擇系數并在圖像的各個像素位置運用模板可以得到一系列有用的運算，如噪聲消除、細化區域和邊緣提取等。本系統中主要用來消除噪聲的干擾。
3.3 顯示合成模塊
??? 利用VHDL實現的PAL制式顯示合成模塊，主要由串口數據分配器、可移動的十字線生成器、字符生成器和字符ROM、視頻信號合成器組成。其結構框圖如圖6所示。
?
??? 串口數據分配器把從字符疊加FIFO中讀取的十字線參數及目標信息分解并傳給可移動的十字線生成器和字符生成器。
??? 可移動的十字線生成器利用PAL制式復合同步信號發生器中模擬出來的行場信號和像素時鐘來同步，按照從串口數據分配器中傳來的十字線位置信息，定位相應圖像的行和列，并產生灰度級10位的圖像數據，通過視頻信號合成器合成到視頻圖像中。
??? 字符生成器和字符ROM，其原理和十字線生成器很相似，同樣是由PAL制式復合同步信號發生器中模擬出來的行場信號和像素時鐘驅動。與十字線生成器不同的是：字符生成器是按照從串口數據分配器中讀出的目標信息，然后生成相應的字符ROM地址并查找相應字符送入視頻信號合成器合成顯示。字符ROM和FIFO一樣用Stratix系列中自帶的TriMatrix存儲器實現，另外在系統編譯前要做一個字符MIF文件固化到ROM中去。
??? 視頻信號合成器是把從字符生成器中生成的字符、可移動的十字線生成器生成的十字線和從雙口RAM讀取的圖像數據異或，最后生成PAL制式電視信號，完成視頻信號的疊加。
??? 系統級的FPGA設計以其可靠性、先進性、高效性、體積小的特點，正逐步成為設計者的首選。隨著對視頻疊加要求的提高,很多領域要求在視頻圖像上疊加各種復雜的圖形并且要求精度高和可控性好。以往的單片機控制的視頻疊加系統已逐漸不能滿足需求，而基于FPGA設計的圖像疊加系統可以高效地完成任務。目前基于FPGA的視頻疊加系統已在某裝備觀瞄設備上成功使用，效果很好。
參考文獻
[1] 宋傳明，陳寧，陳文薌.車載視頻系統中字符疊加技術的應用.廈門大學學報(自然科學版)，2005.
[2] McGraw.hill.VHDL Programming by Example.2004.
[3] 吳繼華.Altera FPGA/CPLD設計(高級篇).北京：人民郵電出版社，2005.
[4] 任愛鋒.基于FPGA的嵌入式系統設計.西安：西安電子科技大學出版社，2005.