在模擬/數字轉換中，最理想的是能夠利用最少導線便可將數字數據進行下傳。有時可以采用輸出串行數據的模擬/數字轉換器，這當然是解決這個問題的一個辦法。但這個解決方案本身存在問題需要解決。可以輸出串行數據的模擬/數字轉換器往往受制于傳統串行總線的內部結構，以至傳輸速度受到一定的限制。由于這類串行總線經常進行單端信號傳輸，因此很易產生電磁干擾，影響鄰近電路的穩定性。鄰近電路產生的共模噪音也會影響串行總線的穩定性，令數據傳輸出現誤碼。

　　克服這些問題的其中一個辦法是采用低電壓差分信號 (LVDS) 數據總線。圖 1 是其中一種模擬/數字轉換器的結構框圖，帶有LVDS 輸出信號，驅動專用集成電路或解串器。

圖 1：結構框圖

　　圖中的模擬/數字轉換器按照 LVDS 信號格式輸出串行數據流。接收端則利用可支持 LVDS 的專用集成電路或解串器將 n 位的輸出復原。

　　通電啟動時，模擬/數字轉換器與接收器會進入一個兩步驟的啟動過程。這個啟動過程是指確保每一芯片內不同鎖相環路都能實現同步操作的過程。首先，接收器根據振蕩器提供的脈沖頻率自行鎖定。模擬/數字轉換器的鎖相環路根據 CLKIN 自行鎖定。然後，模擬/數字轉換器輸出一列數據，這列數據的排列方式稱為 SYNC 模式，其排列模式如下：任何數目的 "1"之后必定有相同數目的 "0"，并按數據輸出速度計時。接收器內的鎖相環路按照這個 SYNC 模式鎖定，并將 "LOCK"信號傳送回模擬/數字轉換器，通知模擬/數字轉換器接收器已鎖定，并隨時準備接收任何傳來的數據。輸出數據由以下三個部分組成：數值永遠是 "1"的 "起始位"、n 位的數據、以及數值永遠是 "0"的 "終止位"。圖 2 顯示數據傳送的大概流程。

圖 2：流程

　　因此這個幀是由 n+2 位的數據所組成，而數據流頻率則是 (n+2) x fsample。接收器的鎖相環路只要一直處于鎖定狀態，便可連續接收數據。若鎖相環路滑出鎖定范圍之外，LOCK 線路便會設定為低態，而模擬/數字轉換器又會再次收到提供同步操作模式的請求。

　　模擬/數字轉換器的輸出驅動器可提供恒流源，驅動 100W 終端的雙絞線、印刷電路上帶狀線或微帶線。圖 3 是兩種典型置于接收器附近的終端電路。

圖3：典型的終端電路

　　圖3 A 是一幅簡單的終端配置。模擬/數字轉換器的線路終端設有電阻，有助減低任何可能產生的反射。這個電阻也是恒流源電流產生輸出信號所需的負載。圖 3B 是另一簡單的終端配置，依據需要使用共模電阻，以減低電纜上的共模。這個方法較為少用。只要采用差分信號格式，模擬/數字轉換器及解串器之間的導線數便可減至最少，并確保產生的磁場緊密局限在傳輸線路的附近。這樣可減低這些線路的電磁干擾，以免影響鄰近的電路。

　　美國國家半導體推出可提供 LVDS 輸出的模擬/數字轉換器，方便精簡系統設計，滿足數據總線的嚴格要求。