7 月 23 日消息，臺媒《工商時報》今日報道稱，JEDEC 目前正在積極推進 DDR6 內存規范的準備工作，三大 DRAM 內存原廠已完成 DDR6 原型芯片設計，新一代的 DDR 內存有望在 2026 年的平臺測試與驗證后在 2027 年進入大規模導入期。
與已經公布的 LPDDR6 規范類似，DDR6 的單通道位寬也將提升 50% 來到 96bit，同時子通道劃分也從 DDR5 時期的 2× 32bit 細化到 4× 24bit；原生頻率方面起步 8800MT/s，最高有望來到 17600MT/s。
DDR6 與 LPDDR6 的位寬同比變化，有利于筆記本電腦 SoC 等雙內存規范平臺簡化設計。
而在模組外形規格方面，為應對 DDR6 對信號完整性、I/O 設計的更高要求，新興的 CAMM 系預計將成為主流解決方案，取代歷史悠久的傳統 DIMM。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。