在結(jié)束了北美、中國臺灣、歐洲、日本等地的年度技術(shù)論壇之后，6月25日，晶圓代工龍頭大廠臺積電“2025年中國技術(shù)論壇”正式在上海召開。
在此次論壇上，臺積電介紹了其對于整個半導體市場的展望，并面向中國客戶介紹其最新的技術(shù)進展。由于臺積電面向中國客戶提供先進制程晶圓代工服務受到了一定的限制（主要是AI芯片相關(guān)），因此，在此次中國技術(shù)論壇上，臺積電似乎并未將其尖端制程工藝作為介紹重點。臺積電官方向芯智訊提供的新聞稿也只是介紹了其先進封裝技術(shù)和特殊制程技術(shù)（部分尖端的特殊制程也未介紹）的進展以及制造布局。
不過，為了內(nèi)容的完整性，芯智訊還是將此前臺積電在海外技術(shù)論壇上關(guān)于先進制程的介紹內(nèi)容（下文第二部分）放到了本文當中，如果這部分之前有看過的，可自行跳過。
一、市場展望：2030年全球半導體市場將突破1萬元美元，HPC占比將達45%
隨著高端設(shè)備向先進制程技術(shù)邁進，半導體市場的長期需求持續(xù)增長。這一趨勢主要由邊緣計算場景對高能效處理的迫切需求驅(qū)動，尤其是在AI功能深度集成的情況下。
目前汽車產(chǎn)業(yè)的快速成長推動了臺積電先進邏輯制程如N4、N3以及N6RF工藝在自動駕駛領(lǐng)域的加速應用。
此外，以指數(shù)級成長的數(shù)據(jù)中心市場正推動5nm和3nm設(shè)計，并加速臺積電CoWoS? 和SoIC? 先進封裝技術(shù)的發(fā)展，以提高效能并優(yōu)化能源效率。
臺積電預測，到2030年，半導體市場將達到1萬億美元，由高性能計算（HPC）（45%）、智能手機（25%）、汽車（15%）和物聯(lián)網(wǎng)（10%）等應用主導。
二、先進制程持續(xù)領(lǐng)先，A14制程2028年量產(chǎn)
1、3nm家族持續(xù)演進：N3P已量產(chǎn)，N3X下半年量產(chǎn)！
臺積電3nm家族目前包括已經(jīng)量產(chǎn)的N3、N3E，接下來還將繼續(xù)推出N3P、N3X、N3A和N3C。其中，N3P按計劃于2024年第4季度開始批量生產(chǎn)，以接替N3E。N3X主要面向客戶端CPU，N3A面向汽車，N3C面向價值層產(chǎn)品。臺積電表示，3nm家族預計將是一個高容量、長時間運行的節(jié)點。截至2025年4月，收到的NTOS超過70個。
具體來說，臺積電N3P（第三代3nm級）是在當前的N3E基礎(chǔ)上的光學縮小版，保留相同的設(shè)計規(guī)則與IP兼容性，可在相同漏電率下提升5%性能，或者在相同頻率下降低5~10%功耗，對于典型混合邏輯、SRAM與模擬電路的設(shè)計，還能帶來約4%晶體管密度提升。
由于N3P的密度提升是來自光學制程改良，可對所有芯片結(jié)構(gòu)實現(xiàn)更佳擴展，尤其是以SRAM為主的高效能設(shè)計。同時，N3P還保留了對3nm級客戶端和數(shù)據(jù)中心IP的支持。
臺積電表示，N3P制程2024年四季度已進入量產(chǎn)階段，公司正為主要客戶進行產(chǎn)品開發(fā)與布局。
至于N3X，與N3P相比，可在相同功耗下將最高性能提升5%，或者在相同頻率下降低7%的功耗。N3X 最關(guān)鍵的優(yōu)勢在支持高達1.2V的電壓，這對3奈米級制程是極限，可使需要極限頻率的應用（如客戶端CPU）達到絕對最高頻率（Fmax）。這樣的極限頻率也有代價，如漏電功耗可能增加高達250%，因此芯片開發(fā)者采用1.2V電壓設(shè)計N3X芯片時需格外謹慎。N3X芯片預計今年下半年量產(chǎn)。
臺積電業(yè)務發(fā)展與全球銷售資深副總裁兼副營運長張曉強（Kevin Zhang）此前曾表示，N3P已于去年底（2024年）開始量產(chǎn)，將持續(xù)優(yōu)化3nm制程。臺積電的策略是新節(jié)點導入后，持續(xù)進行增強，幫助客戶充分獲取制程縮減的效益，“我們理解客戶為了遷移到新節(jié)點，在生態(tài)系統(tǒng)中開發(fā)IP投入龐大資金，因此希望客戶能在每個新制程投資中獲益，臺積電也會在產(chǎn)品層面提供增強支持。”
一直以來，臺積電都會在同一制程開發(fā)套件中提供多個制程迭代，例如N5、N5P、N4、N4P、N4C，盡可能延長公司昂貴設(shè)備的使用壽命，幫助客戶最大限度重復使用其IP。雖然市場都期待2nm制程，但大多數(shù)先進客戶端處理器，如下一代iPhone、iPad及Mac可能仍將采用臺積電N3家族制程。
2、N2P將于2026年下半年量產(chǎn)
臺積電目前正在積極推進N2（2nm）制程的制造，納米片器件性能接近目標，256Mb SRAM的平均良率>90%，目前已經(jīng)收到了多個TO，有望于今年下半年量產(chǎn)。此外，臺積電還在研發(fā)N2P和N2X制程。
與 N3E 相比，N2P在相同功耗下，性能可提升 18%，在相同性能下，功耗可降低36%，密度將提高1.2倍。
臺積電預計，N2P有望在 2026 年下半年投入生產(chǎn)。而N2X則將在2027年量產(chǎn)。
3、A16制程：融合了三大創(chuàng)新技術(shù)，將于2026年下半年量產(chǎn)
臺積電A16制程融合了臺積電的三大創(chuàng)新技術(shù)，包括：NanoFLEX晶體管架構(gòu)、超級電軌、DTCO（設(shè)計技術(shù)協(xié)同優(yōu)化）。
超級電軌（SPR）技術(shù)：SPR 實現(xiàn)了背面供電網(wǎng)絡(luò)，將電源軌從晶圓正面移至背面。這顯著減少了布線擁塞和電源噪聲，同時釋放了金屬層，從而提高了信號效率。這標志著臺積電首次在量產(chǎn)邏輯節(jié)點中引入背面供電技術(shù)，實現(xiàn)了電源架構(gòu)的真正跨越。
NanoFLEX晶體管架構(gòu)：NanoFLEX 基于 GAA 納米片晶體管的演進，引入了靈活的通道堆疊技術(shù)，允許在同一設(shè)計中集成不同尺寸和形狀的納米片。這使得特定功能（邏輯、內(nèi)存、I/O）的調(diào)整成為可能，可以根據(jù)模塊的性能、功耗或面積進行優(yōu)化，從而增強晶體管級別的定制化和設(shè)計自由度。
DTCO（設(shè)計技術(shù)協(xié)同優(yōu)化）：A16 全面遵循臺積電的 DTCO 戰(zhàn)略，將工藝技術(shù)開發(fā)與設(shè)計實現(xiàn)相結(jié)合，以優(yōu)化 PPA（功耗、性能、面積）。這種協(xié)同優(yōu)化可加快設(shè)計周期、提高良率，并確保技術(shù)擴展直接轉(zhuǎn)化為系統(tǒng)級競爭力。
根據(jù)臺積電公布的數(shù)據(jù)顯示，A16相比上一代N2P制程將會帶來同等功耗下8%至10%的性能提升，或同等性能下15%至20%功耗的降低，邏輯密度將提升7%至10%。
臺積電確認 A16 將于 2026年下半年量產(chǎn)，目標應用包括 AI 加速器、高性能計算 (HPC) 系統(tǒng)、移動 SoC 以及高端自動駕駛處理器。A16 也有望成為未來 Chiplet 架構(gòu)、3D 堆疊和光電異構(gòu)集成等創(chuàng)新技術(shù)的基礎(chǔ)。
4、A14制程：基于第二代GAA晶體管技術(shù)，將于2028年量產(chǎn)
此次研討會的一大亮點是全新的A14制程技術(shù)的推出。A14制程是基于臺積電領(lǐng)先業(yè)界N2（2nm）制程的重大進展，基于第二代GAA晶體管技術(shù)（NanoFLEX晶體管架構(gòu)），提供更快計算和更佳能源效率推動人工智能（AI）轉(zhuǎn)型，亦有望增進端側(cè)AI功能，強化智能手機等應用。根據(jù)規(guī)劃，A14預計將于2028年開始量產(chǎn)，截至目前進度順利，良率表現(xiàn)優(yōu)于預期。
具體指標方面，與今年稍晚量產(chǎn)的N2制程相比，A14制程在相同功耗下，速度可提升15%，或在相同速度下，功耗可降低30%，邏輯密度增加超過20%。結(jié)合臺積電納米片晶體管設(shè)計協(xié)同最佳化經(jīng)驗，將TSMC NanoFlex標準單元構(gòu)架發(fā)展成NanoFlex Pro，以實現(xiàn)更佳性能、能效和設(shè)計靈活性。
需要特別指出的是，A14制程并未配備與A16一樣的超級電軌（SPR）技術(shù)，不過隨后推出的A14 SPR版將會采用該技術(shù)，預計將于2029年量產(chǎn)。
雖然英特爾已經(jīng)確定將在其下一代的Intel 14A制程當中，采用ASML售價高達4億美元的High NA EUV光刻機（具有0.5數(shù)值孔徑）來進行生產(chǎn)，但是業(yè)務發(fā)展與全球銷售資深副總裁兼副營運長張曉強不久前公開表示，臺積電接下來的A16/A14制程都不會采用High NA EUV光刻機。
三、強大的先進封裝技術(shù)領(lǐng)導力
1、TSMC 3DFabric?技術(shù)：
TSMC-SoIC平臺用于3D硅堆疊，由SoIC-P和SoIC-X兩種堆疊方案組成。
①用于N3-on-N4堆疊的SoIC技術(shù)將于2025年進入量產(chǎn)，其間距為6μm。
②下一代 SoIC A14-on-N2將于2029年準備就緒。
③對于 2.5/3D先進封裝，臺積電目前最主要的是CoWoS技術(shù)，既支持常見的硅中介層，也支持 CoWoS-L，后者使用帶有局部硅橋的有機中介層實現(xiàn)高密度互連。CoWos-R 則提供純有機中介層。集成扇出 (InFO) 技術(shù)于 2016 年首次應用于移動應用。該平臺現(xiàn)已擴展至支持汽車應用。
2、用于帶寬擴展的硅光子解決方案:
①光收發(fā)器可實現(xiàn)高速、低能耗、可靠的數(shù)據(jù)傳輸。
②臺積電的SoIC技術(shù)將電子和光子裸晶堆疊在一起，以實現(xiàn)更高的互連密度和更低的系統(tǒng)功耗。
③從電路板層到中介層的光引擎整合可提供10倍以上的功耗優(yōu)勢
3、系統(tǒng)級晶圓（TSMC-SoW?）技術(shù)：
這項創(chuàng)新的邏輯和HBM晶圓級整合，可滿足AI訓練對運算能力激增的需求。
SoW平臺將所有必要的元件，例如連接器、電源模塊和冷卻模塊整合在一起。
臺積電推出了SoW-X，這是一款基于CoWoS技術(shù)和晶圓尺寸的系統(tǒng)，其運算能力比現(xiàn)有的CoWoS解決方案高40倍，相當于整座服務器機架的水平。SoW-X計劃于2027年量產(chǎn)。
四、特殊制程技術(shù)：
1、智能汽車技術(shù)包括：
①汽車先進邏輯技術(shù)路線圖：
汽車客戶采用臺積電最先進的邏輯技術(shù)（從N7A、N5A到N3A），開發(fā)自動駕駛功能與人工智能座艙。
客戶可以使用N7A技術(shù)輕松滿足L2級先進駕駛輔助系統(tǒng)（ADAS）的設(shè)計需求。隨著L2+至L3/L4級ADAS對人工智能計算需求的增長，客戶正在向采用N5A甚至N3A技術(shù)轉(zhuǎn)型，以實現(xiàn)更優(yōu)的速度與性能表現(xiàn)。每代技術(shù)較上一代可提升約20%的運算速度，或降低30% - 40%的功耗。
臺積電所有汽車技術(shù)均滿足汽車Grade-1標準，符合嚴格的DPPM（每百萬缺陷器件數(shù)）要求。N3A正按計劃推進DPPM改善，預計該技術(shù)將于今年年底通過汽車行業(yè)相關(guān)認證并準備就緒。
②車用先進封裝：
硅定義汽車：在自動駕駛功能所需算力增長的驅(qū)動下，汽車半導體硅含量（silicon content）急速增加。為了滿足這些需求，業(yè)界正在加速采用N3A、N5A等先進邏輯節(jié)點技術(shù)。
傳統(tǒng)模式下，汽車要搭載多達100個微控制器（MCUs），每個微控制器均配備嵌入式非易失性存儲器（eNVM）。而該模式正在向數(shù)量更少、性能更強的計算節(jié)點過渡，它具有集中式內(nèi)存架構(gòu)和計算資源（對實現(xiàn)自動駕駛功能至關(guān)重要）。
汽車在向區(qū)域架構(gòu)轉(zhuǎn)變時需要在每個MCU中集成更高效的算力。這種演進正推動行業(yè)快速采用FinFET技術(shù)，以實現(xiàn)更高的性能和能源效率。
③通過臺積電的3D高密度金屬-絕緣體-金屬（MiM）電容，橫向溢流整合電容（LOFIC）影像傳感器具備高動態(tài)范圍，可應對光線條件的突然變化。
針對車用先進駕駛輔助系統(tǒng)（ADAS），它能在不犧牲光線性能和生成效果的情況下，提供超過100 dB的LED無閃爍動態(tài)范圍。
④用于毫米波雷達的16FFC射頻制程技術(shù)。
⑤下一代電阻式隨機存取內(nèi)存（RRAM）和磁阻式隨機存取內(nèi)存（MRAM）
28nm的RRAM已通過汽車應用認證，預計12納米的RRAM也能夠滿足嚴苛的汽車PPM要求。
22nm MRAM已進入量產(chǎn)，16納米MRAM已為客戶準備就緒，12納米的MRAM正在開發(fā)中。
⑥臺積電正在驗證MRAM和RRAM分別微縮至5納米和6納米的未來可擴展性。
2、臺積電以下列技術(shù)支持各項物聯(lián)網(wǎng)應用：
①已開始N4e的探索性開發(fā)，旨在繼續(xù)降低Vdd（正電源電壓）。
②此外，超低漏電SRAM和邏輯電路進一步降低了漏電功率，從而延長電池壽命。
③臺積電先進的射頻技術(shù)將有效降低能耗并推動尺寸微縮，從而提高產(chǎn)品競爭力并優(yōu)化使用者體驗。這些技術(shù)增強了如模擬單元、LDMOS、低Vdd支持范圍和低噪聲組件等功能。
3、隨著AI開始向智能手機及其他領(lǐng)域的邊緣設(shè)備發(fā)展，繼N6RF+之后，臺積電推出了下一代射頻技術(shù)N4C RF。
①與N6RF+ 相比，N4C RF的功耗和面積減少30%。
②N4C RF旨在提供高速、低延遲的無線連接以傳輸大量數(shù)據(jù)，并能符合Wi-Fi 8和具備豐富AI功能的真無線立體聲（True Wireless Stereo）等新興標準。
③預計于2026年第一季度進入試產(chǎn)。
4、在顯示器技術(shù)方面，臺積電宣布推出業(yè)界首款FinFET高壓平臺解決方案，適用于可折疊 / 超薄OLED和AR眼鏡。
與28HV相比，16HV預計可將DDIC（顯示器驅(qū)動IC）功耗降低約28%，邏輯密度提升約41%。
五、卓越制造
為滿足客戶對AI應用的強勁需求，臺積電不斷擴大先進制程產(chǎn)能。
1、臺積電預計2025年與AI相關(guān)產(chǎn)品的晶圓出貨量將達到2021年的12倍。
2、臺積電預計2025年大尺寸芯片的產(chǎn)品出貨量將為2021年的8倍。芯片尺寸越大，管理生產(chǎn)良率的挑戰(zhàn)就越高。臺積電已證明其在應用先進技術(shù)的大尺寸芯片生產(chǎn)方面擁有卓越的制造能力。
3、在先進封裝領(lǐng)域，從2022年到2026年，臺積電SoIC產(chǎn)能增長的年復合增長率（CAGR）將超過100%，CoWoS產(chǎn)能增長的年復合增長率將超過80%。
臺積電表示，“我們正在進入Foundry 2.0新時代，在這個時代中，封裝與測試已成為晶圓制造服務不可或缺的環(huán)節(jié)。”
4、2025年，臺積電將新增9座設(shè)施，包括位于中國臺灣地區(qū)的6座晶圓廠與一座先進封裝設(shè)施，以及兩座位于海外的晶圓廠。
5、在全球布局上，臺積電持續(xù)投資以擴充產(chǎn)能，致力于滿足AI、汽車等各領(lǐng)域的客戶需求并拓展至更多的應用領(lǐng)域。
6、在綠色制造方面，臺積電承諾以負責任且循環(huán)永續(xù)的方式推動創(chuàng)新，致力于實現(xiàn)以下目標：
凈零排放：臺積電承諾于2040年實現(xiàn)RE100（100%使用可再生能源）的目標，并于2050年實現(xiàn)凈零排放。積極采用可再生能源，透過導入節(jié)能工具與開發(fā)碳捕捉技術(shù)控制溫室氣體排放，進而達成目標。
臺積電于4月22日宣布加入科學基礎(chǔ)減碳目標倡議（SBTi），并承諾在未來十年內(nèi)，依據(jù)SBTi企業(yè)凈零標準，設(shè)定與之相符的范疇一、范疇二及范疇三排放的絕對減量目標。
7、負責任供應鏈：臺積電與供貨商緊密合作，致力于減少供應鏈環(huán)節(jié)的碳排放，目標是在2030年前降低超過50%的碳排放。臺積電持續(xù)投資可再生能源采購、增加減碳補貼，以及采用低碳技術(shù)，例如藍氨（Blue NH3）、電子級材料的回收利用以及碳捕捉技術(shù)。
8、減少廢棄物：臺積電目標到2030年實現(xiàn)98%的資源回收率。臺積電建設(shè)了業(yè)界首個零廢制造中心，并已于2024年投入運營。該中心將廢棄的異丙醇（IPA）轉(zhuǎn)化為電子級IPA，可重新用于半導體制造流程中。
9、臺積電表示，公司長期致力于再生水利用，地下水修復和資源多元化。從2021年到2025年，臺積電上海和南京的晶圓廠在5年內(nèi)，把工業(yè)用水循環(huán)利用率提升至97%以上，每年節(jié)水當量相當于西湖水量的1.2倍，未來還將繼續(xù)提升。在水質(zhì)指數(shù)方面，上海和南京晶圓廠在已經(jīng)做到遠優(yōu)于排放法規(guī)標準值的情況下持續(xù)精進。
