6 月 10 日消息，2025 年 IEEE VLSI 研討會(huì)正于日本東京舉行。SK 海力士在會(huì)議上提出了未來 30 年的新 DRAM 技術(shù)路線圖和可持續(xù)創(chuàng)新方向。

SK 海力士首席技術(shù)官 Cha Seon Yong 在會(huì)議發(fā)言中表示，延續(xù)現(xiàn)有技術(shù)平臺(tái)進(jìn)一步提升 DRAM 性能與容量的難度正與日俱增，該企業(yè)計(jì)劃將 4F2 VG 平臺(tái)和 3D DRAM 技術(shù)應(yīng)用于 10nm 或以下級(jí)內(nèi)存，并在結(jié)構(gòu)、材料和組件方面進(jìn)行創(chuàng)新。

4F2 VG 將傳統(tǒng) DRAM 中的平面柵極結(jié)構(gòu)調(diào)整為垂直方向，可最大限度減少單一數(shù)據(jù)存儲(chǔ)單元的面積占用，同時(shí)有助于實(shí)現(xiàn)高集成度、高速度和低功耗。在 4F2 VG DRAM 中將以類似 NAND 閃存的方式使用混合鍵合技術(shù)。

Cha Seon Yong 認(rèn)為，盡管業(yè)界有聲音認(rèn)為 3D DRAM 的堆疊層數(shù)增加意味著成本上升，但這一問題可同通過不斷的技術(shù)創(chuàng)新來解決。