近日Intel通過官網(wǎng)正式上線了對(duì)于其最尖端的Intel 18A制程工藝的介紹，并稱其已經(jīng)已經(jīng)“準(zhǔn)備就緒”。根據(jù)外界預(yù)計(jì)，Intel 18A將于2025 年年中進(jìn)入量產(chǎn)，將由酷睿 Ultra 300 系列“Panther Lake”處理器首發(fā)，預(yù)計(jì)將于今年下半年上市。
能效提升15%，密度提升30%
根據(jù)Intel官網(wǎng)的介紹資料顯示，與Intel 3 工藝節(jié)點(diǎn)相比，Intel 18A的每瓦性能提高 15%，芯片密度提高 30% 。Intel稱之為北美制造的最早可用的2nm以下先進(jìn)節(jié)點(diǎn)，可以為客戶提供有彈性的供應(yīng)替代方案。
此外，根據(jù)已曝光的資料顯示，Intel 18A的SRAM密度為0.021 μm2的高密度 SRAM 位單元尺寸（實(shí)現(xiàn)了大約 31.8 Mb/mm2 的 SRAM 密度），與Intel 4 的 0.024 μm2 的高密度 SRAM 位單元尺寸相比，這是一個(gè)重大改進(jìn)。
根據(jù)研究機(jī)構(gòu)TechInsights的測算，得出的 Intel 18A 的性能值為2.53，臺(tái)積電N2的性能值為2.27，三星SF2的性能值為2.19。
也就是說，Intel 18A 在 2nm 級(jí)工藝中具有最高性能，臺(tái)積電N2位居第二，三星SF2位居第三。
RibbonFET晶體管
Intel 18A采用了RibbonFET 環(huán)柵 (GAA) 晶體管技術(shù)，可實(shí)現(xiàn)電流的精確控制。RibbonFET 可進(jìn)一步縮小芯片組件體積，同時(shí)減少漏電，這對(duì)于日益密集的芯片而言是一個(gè)關(guān)鍵問題。
RibbonFET 提高了每瓦性能、最小電壓 (Vmin) 操作和靜電性能，從而提供了顯著的性能優(yōu)勢(shì)。
RibbonFET 還通過不同的帶寬度和多種閾值電壓 (Vt) 類型提供了高度的可調(diào)諧性。HD MIM 電容器可顯著降低電感功率下降，增強(qiáng)芯片的穩(wěn)定運(yùn)行。
此功能對(duì)于生成式 AI 等需要突然且高強(qiáng)度計(jì)算能力的現(xiàn)代工作負(fù)載至關(guān)重要。
Intel去年底公布的信息顯示，為了將RibbonFET GAA晶體管的微縮推向更高水平，Intel代工部門展示了柵極長度為6納米的硅基RibbonFET CMOS晶體管，在大幅縮短?hào)艠O長度和減少溝道厚度的同時(shí)，在對(duì)短溝道效應(yīng)的抑制和性能上達(dá)到了業(yè)界領(lǐng)先水平。Intel稱，這一進(jìn)展為摩爾定律的關(guān)鍵基石之一——柵極長度的持續(xù)縮短——鋪平了道路。
PowerVia 背面供電技術(shù)
隨著晶體管密度的增加，混合信號(hào)和電源布線會(huì)造成擁塞，從而降低性能。
Intel代工廠的業(yè)界首創(chuàng) PowerVia 技術(shù)將間距較大的金屬和凸塊重新定位到芯片背面，并在每個(gè)標(biāo)準(zhǔn)單元中嵌入納米級(jí)硅通孔 (nano-TSV)，以實(shí)現(xiàn)高效的電源分配。
Intel 18A將領(lǐng)先于臺(tái)積電和三星，率先采用業(yè)界首創(chuàng)的 PowerVia 背面供電技術(shù)，可將密度和單元利用率提高 5% 至 10%，并降低電阻供電下降，從而使 ISO 功率性能提高高達(dá) 4%，并且與正面功率設(shè)計(jì)相比，固有電阻 (IR) 下降大大降低。
相比之下，三星計(jì)劃于2026年量產(chǎn)的SF2P工藝才會(huì)實(shí)施背面供電技術(shù)。臺(tái)積電可能需要等到 2026年或2027年才能在其 A16 工藝上實(shí)施背面供電技術(shù)。
不過，預(yù)計(jì)臺(tái)積電 A16 背面供電將是一種直接的背面連接，可以提供比Intel和三星的實(shí)現(xiàn)更小的軌道高度。
生態(tài)系統(tǒng)
該工藝還全面支持行業(yè)標(biāo)準(zhǔn) EDA 工具和參考流程，實(shí)現(xiàn)從其他技術(shù)節(jié)點(diǎn)的平穩(wěn)過渡。借助 EDA 合作伙伴提供的參考流程，我們的客戶可以先于其他背面電源解決方案開始使用 PowerVia 進(jìn)行設(shè)計(jì)。
Intel表示，目前由 35 多個(gè)行業(yè)領(lǐng)先的生態(tài)系統(tǒng)合作伙伴組成的強(qiáng)大團(tuán)隊(duì)，涵蓋 EDA、IP、設(shè)計(jì)服務(wù)、云服務(wù)以及航空航天和國防領(lǐng)域，有助于確保廣泛的客戶支持，從而進(jìn)一步簡化。
最快2025年上半年量產(chǎn)
早在去年9月，Intel就在俄勒岡州波特蘭市舉行的 Enterprise Tech Tour 活動(dòng)中，首次展示了基于Intel 18A制程的代號(hào)為Clearwater Forest的Xeon芯片。
隨后于10月，Intel宣布已經(jīng)向聯(lián)想等合作伙伴交付了基于Intel 18A制程的Panther Lake CPU樣品。
目前預(yù)計(jì)Intel 18A 將于 2025 年年中進(jìn)入量產(chǎn)，最快的話也可能會(huì)在上半年量產(chǎn)，將由酷睿 Ultra 3 系列“Panther Lake”處理器首發(fā)，該處理器將于今年下半年上市。
相比之下，臺(tái)積電的 N2 計(jì)劃于 2025 年底進(jìn)行大批量生產(chǎn)，該節(jié)點(diǎn)生產(chǎn)的第一批產(chǎn)品最早要到 2026 年年中才能上市，相關(guān)產(chǎn)品預(yù)計(jì)將于 2026 年秋季上市。
這也意味著Intel 18A整體的進(jìn)度將會(huì)比臺(tái)積電N2領(lǐng)先近1年的時(shí)間。
High NA EUV有望繼續(xù)擴(kuò)大優(yōu)勢(shì)
在Intel 18A取得相對(duì)于臺(tái)積電N2近1年時(shí)間優(yōu)勢(shì)的同時(shí)，Intel也正利用ASML最新的High NA EUV光刻機(jī)來積極擴(kuò)大技術(shù)優(yōu)勢(shì)，因?yàn)檫@是1nm級(jí)的尖端制程所需要的制造工具。
根據(jù)之前Intel披露的信息顯示，Intel計(jì)劃Intel 18A之后的Intel 14A導(dǎo)入High NA EUV光刻機(jī)，與Intel 18A制程技術(shù)相較，Intel 14A制程技術(shù)的晶體管密度將會(huì)提升20%。
目前，Intel在 High NA EUV 計(jì)劃方面也處于領(lǐng)先地位。此前Intel已經(jīng)購買了兩臺(tái)價(jià)值3.5億美元的 ASML Twinscan EXE 5000系列 High NA EUV光刻機(jī)，并在去年完成了安裝和運(yùn)行，Intel是唯一一家擁有豐富使用此類工具經(jīng)驗(yàn)的芯片制造商。
相比之下，此前臺(tái)積電業(yè)務(wù)開發(fā)資深副總經(jīng)理張曉強(qiáng)表示，雖然對(duì)High NA EUV能力印象深刻，但設(shè)備價(jià)格過高。
臺(tái)積電依靠現(xiàn)有EUV能力可支持芯片生產(chǎn)到2026年底，屆時(shí)其A16制程技術(shù)也將依靠目前的標(biāo)準(zhǔn)型EUV光刻機(jī)來量產(chǎn)。
臺(tái)積電考慮用High NA EUV光機(jī)生產(chǎn)A10制程芯片。但在此之前，有傳聞稱，臺(tái)積電已經(jīng)開始計(jì)劃提前引入High NA EUV來積累經(jīng)驗(yàn)。
此前，Intel公司硅光子集團(tuán)首席項(xiàng)目經(jīng)理Joseph Bonetti 就曾通過Linked In平臺(tái)發(fā)文稱，相比競爭對(duì)手，Intel在 High-NA EUV 經(jīng)驗(yàn)方面至少擁有一年的領(lǐng)先優(yōu)勢(shì)。
