中文引用格式： 羅一牛，馬丙場(chǎng). 一種基于AHB總線DMA控制器驗(yàn)證方法[J]. 電子技術(shù)應(yīng)用，2025，51(1)：34-39.
英文引用格式： Luo Yiniu，Ma Bingchang. A verification method for DMA controller based on AHB bus[J]. Application of Electronic Technique，2025，51(1)：34-39.
引言
近年來(lái)隨著各類電子產(chǎn)品應(yīng)用廣泛，芯片種類數(shù)量日益增多，電路更新迭代速度加快，以ARM公司的先進(jìn)高性能總線(Advanced High performance Bus, AHB)作為系統(tǒng)級(jí)芯片（System on Chip, SoC）內(nèi)部主干總線，以知識(shí)產(chǎn)權(quán)（Intellectual Property, IP）核為基礎(chǔ)組件的SoC開發(fā)方法已成為主流。AHB總線是SoC中的各個(gè)模塊或IP之間的通信橋梁，具有高速、高帶寬、高性能的特點(diǎn)[1-3]。而直接內(nèi)存訪問(wèn)（Direct Memory Access, DMA）控制器是SoC系統(tǒng)中最常用的IP之一，是SoC中各模塊之間實(shí)現(xiàn)數(shù)據(jù)高效率的傳輸手段。DMA能夠獨(dú)自完成傳輸數(shù)據(jù)動(dòng)作，減小中央處理器（Central Processing Unit, CPU）的負(fù)載，提高數(shù)據(jù)搬移的效率。
DMA控制器功能強(qiáng)大結(jié)構(gòu)復(fù)雜，驗(yàn)證其功能的完備性顯得格外重要，然而DMA控制器通常是在系統(tǒng)集成后的SoC級(jí)環(huán)境中驗(yàn)證，但SoC級(jí)驗(yàn)證覆蓋率較差，驗(yàn)證花費(fèi)時(shí)間比IP級(jí)驗(yàn)證長(zhǎng)。為了達(dá)到DMA控制器驗(yàn)證高效、充分測(cè)試覆蓋率高的目的，譚澤軍等人提出使用通用驗(yàn)證方法學(xué)（Universal Verification Methodology, UVM）對(duì)DMA控制器驗(yàn)證平臺(tái)進(jìn)行編寫，使用驗(yàn)證平臺(tái)對(duì)DMA控制器完成IP級(jí)驗(yàn)證工作，達(dá)到接近100%的覆蓋率收集[4-8]。但是該驗(yàn)證平臺(tái)存在兼容性復(fù)用性較差、驗(yàn)證用例擴(kuò)展性較差、驗(yàn)證花費(fèi)時(shí)間長(zhǎng)等缺點(diǎn)，影響芯片開發(fā)速度，難以實(shí)現(xiàn)快速迭代，無(wú)法滿足如今芯片敏捷設(shè)計(jì)的要求。
為了進(jìn)一步提升DMA控制器驗(yàn)證速度，保證IP功能驗(yàn)證的完備性，提高驗(yàn)證平臺(tái)可復(fù)用性，本文采用一種基于AHB總線DMA控制器驗(yàn)證平臺(tái)，該驗(yàn)證平臺(tái)具有高效以及良好兼容性、擴(kuò)展性和魯棒性的特點(diǎn)。
本文詳細(xì)內(nèi)容請(qǐng)下載：
http://www.shi-ke.cn/resource/share/2000006279
作者信息：
羅一牛，馬丙場(chǎng)
（上海靈動(dòng)微電子股份有限公司，上海 201210）
