登納德定律已經(jīng)消失了，阿姆達(dá)爾定律已經(jīng)達(dá)到了極限，摩爾定律也變得越來越難以遵循，而且成本也越來越高，特別是在功率和性能效益下降的情況下。雖然這些都沒有減少更快、功耗更低的芯片的發(fā)展機(jī)會，但卻極大地改變了芯片設(shè)計(jì)和制造的動態(tài)。

注：

1.摩爾定律（Moore's law）：集成電路上可容納的晶體管數(shù)目，約每隔兩年（后改為18個(gè)月）會增加一倍。

2.登納德縮放定律（Dennard scaling）：隨著晶體管尺寸的縮小，其功率密度保持不變，從而使芯片功率與芯片面積成正比。

3.阿姆達(dá)爾定律（Amdahl’slaw）：早在 1967 年，計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域的元老 Amdahl 提出的以他名字命名的定律，便已經(jīng)向我們闡明了衡量處理器并行計(jì)算后效率提升能力的經(jīng)驗(yàn)法則。

不僅僅是不同的工藝節(jié)點(diǎn)和半節(jié)點(diǎn)，開發(fā)芯片的公司——傳統(tǒng)芯片公司、汽車OEM、無晶圓廠和IDM以及大型系統(tǒng)公司——在為其特定應(yīng)用尋求最佳解決方案時(shí)，現(xiàn)在正在與更多的選擇和更獨(dú)特的挑戰(zhàn)作博弈。它們都對EDA生態(tài)系統(tǒng)提出了更高的要求，而EDA生態(tài)系統(tǒng)正競相跟上這些變化，包括各種類型的先進(jìn)封裝、芯片，以及對集成和定制化硬件和軟件的需求。

以下是一些EDA公司以及系統(tǒng)公司所提出的芯片設(shè)計(jì)的新思路。

Cadence

Cadence 研發(fā)總裁Saugat Sen 說：“雖然在這個(gè)時(shí)代存在許多架構(gòu)和設(shè)計(jì)挑戰(zhàn)，但解決熱問題已成為重中之重。一段時(shí)間以來，設(shè)計(jì)和實(shí)施的效率與多物理場分析的閉環(huán)集成有著錯(cuò)綜復(fù)雜的聯(lián)系。”定義系統(tǒng)處理器的功率和能量要求也變得越來越困難。

IBM

IBM 研究員兼 IBM Z系統(tǒng)架構(gòu)和設(shè)計(jì)首席技術(shù)官 Christian Jacobi 表示，計(jì)算的功耗和總能源使用是一個(gè)巨大的問題，并且由于地緣政治的發(fā)展、能源成本的上升和環(huán)境問題，目前它變得越來越大的系統(tǒng)問題。“與此同時(shí)，由于摩爾定律基本上已經(jīng)結(jié)束，作為架構(gòu)師，我們希望不斷為每個(gè)芯片添加特性、功能、性能和更多內(nèi)核，而不會增加能源足跡。因此，我們必須更明智地管理芯片中的能源，從如何在任何時(shí)間點(diǎn)優(yōu)化功耗與性能，如何利用并非所有計(jì)算資源都被充分利用的活動較少的時(shí)段，到減少芯片組件的功耗。”

IBM 針對其 Z Systems 的解決方案是將AI 集成到處理器芯片中。“我們可以訪問它已經(jīng)存在的數(shù)據(jù)，”Jacobi 說。如果數(shù)據(jù)在處理器芯片中，并且在處理器芯片的緩存中——因?yàn)檫@是任何其他業(yè)務(wù)流程對這些數(shù)據(jù)進(jìn)行計(jì)算的地方，例如銀行交易或信用卡交易——我不需要采取該數(shù)據(jù)并將其移動到其他地方，移動到不同的設(shè)備或通過網(wǎng)絡(luò)或通過 PCI 接口移動到連接 I/O 的適配器。相反，我們有本地化的 AI 引擎，我可以在那里訪問這些數(shù)據(jù)。我不必將它轉(zhuǎn)到不同的設(shè)備。這顯然大大減少了執(zhí)行AI 的能源足跡。實(shí)際的計(jì)算本身，加法和乘法，它們依舊消耗功率。

是德科技

這對生態(tài)系統(tǒng)的其他部分意味著會變得更加復(fù)雜，因?yàn)椴⒎敲總€(gè)芯片或封裝都會以相同的方式做事。是德科技新市場高級經(jīng)理兼數(shù)字孿生項(xiàng)目經(jīng)理 Chris Mueth 表示：“為了支持生態(tài)系統(tǒng)和產(chǎn)品復(fù)雜性，依舊需要做出許多改變。產(chǎn)品復(fù)雜性是主要驅(qū)動力，因?yàn)槊總€(gè)人都想要更多的小型化。每個(gè)人都希望他們擁有的產(chǎn)品具有更多功能。所以需要更多的集成。雖然看起來我們正在接近漸近條件，但我認(rèn)為我們還有解決辦法。”

事實(shí)上，摩爾定律路線圖上至少還有幾個(gè)工藝節(jié)點(diǎn)，所有這三個(gè)領(lǐng)先的代工廠——三星、臺積電和英特爾——都有延伸到 1.x 納米范圍的路線圖。“這非常重要，因?yàn)槲覀儽仨毷咕w管更小，原因有兩個(gè)，”Mueth說。“一個(gè)是速度，另一個(gè)是熱量。當(dāng)您在芯片上為無數(shù)晶體管計(jì)時(shí)，您會產(chǎn)生大量熱量。解決這個(gè)問題的方法是縮小所有內(nèi)容，但在某個(gè)時(shí)候我們會達(dá)到一個(gè)漸近峰值。”

Rambus

Rambus 的杰出發(fā)明家Steven Woo 對此表示贊同。“現(xiàn)在 Dennard 縮放已經(jīng)基本停止，你真的無法再可靠地降低功率了。因此，如果你想繼續(xù)獲得性能，并且想繼續(xù)增加計(jì)算密度，你將不得不想辦法吸走熱量。”

例如，在電動汽車中，這意味著 ECU 必須在整個(gè)電氣系統(tǒng)中電源非常有限的情況下進(jìn)行設(shè)計(jì)。傳統(tǒng)上，硬件設(shè)計(jì)人員通過添加多種模式來解決此類問題，這些模式可以被關(guān)閉和監(jiān)控，以衡量系統(tǒng)正在做什么，例如放慢速度。

“我們在人工智能中看到的更多可能會在所有領(lǐng)域發(fā)揮作用的是，軟件工程師真正了解系統(tǒng)性能和系統(tǒng)精度之間的權(quán)衡，”Woo 說。“如果他們在帶寬、能量或其他方面受到某種限制，他們就會把它變成一個(gè)軟件問題。如果他們需要更多帶寬，他們可以降低數(shù)字的精度，并且專門針對降低精度或稀疏性進(jìn)行訓(xùn)練。在人工智能領(lǐng)域，系統(tǒng)的軟件端和硬件端之間有一個(gè)整體的集成視圖。在過去的 20 年中，以同樣的方式，考慮到緩存大小和處理器架構(gòu)，程序員被迫變得更加了解架構(gòu)。未來，程序員必須更加了解系統(tǒng)中的功率限制等問題，并嘗試使用工具和 API，讓他們以性能換取功耗。”

在汽車領(lǐng)域尤其如此，芯片需要隨著時(shí)間的推移可靠運(yùn)行，并且需要隨著算法和通信協(xié)議的變化而更新。

Fraunhofer

“我們看到的一大趨勢是對健康狀況的監(jiān)測，”Fraunhofer IIS 自適應(yīng)系統(tǒng)部工程設(shè)計(jì)方法負(fù)責(zé)人 Roland Jancke 說。“如果您在設(shè)計(jì)時(shí)不再能夠控制芯片，那么您需要在運(yùn)行期間進(jìn)行監(jiān)控并切換到備件或其他一些備份。對于汽車電子，您需要考慮操作過程中可能發(fā)生的一切。但如果你說，'讓我們根據(jù)零件故障的可能性來開發(fā)這個(gè)，'然后你投入了一些備件，那么你將超出你的貨幣預(yù)算。”

Jancke 說，關(guān)鍵是能夠在緊急情況下故障轉(zhuǎn)移到另一個(gè)系統(tǒng)，但這可能是一個(gè)非常復(fù)雜的過程。與芯片設(shè)計(jì)中正在進(jìn)行的許多變化一樣，它需要打破一些傳統(tǒng)的孤島，在這些孤島中，系統(tǒng)、半導(dǎo)體、封裝和軟件工程師在異構(gòu)架構(gòu)上協(xié)同工作。

Movellus

“異構(gòu)架構(gòu)并不是一個(gè)新概念，”Movellus 產(chǎn)品、營銷和規(guī)劃高級副總裁 Vik Karvat 說。“它在許多垂直領(lǐng)域得到了發(fā)展和擴(kuò)展，包括移動、汽車和人工智能。現(xiàn)在的不同之處在于異構(gòu)計(jì)算元素更大、更強(qiáng)大。英偉達(dá)的 Hopper + Grace 解決方案、英特爾的 Sapphire Rapids 和 Falcon Shore 平臺就是例證。然而，隨著這些元素變得越來越大，并且數(shù)據(jù)中心計(jì)算需求和密度目標(biāo)繼續(xù)保持其幾何級增長曲線，異構(gòu)單片機(jī)將過渡到異構(gòu)小芯片方法以繼續(xù)擴(kuò)展。這需要系統(tǒng)、半成品和包裝公司齊心協(xié)力。”

我們所處的位置

1974 年，Robert Dennard 寫了一篇涉及 MOSFET 的論文，其中說隨著晶體管變得越來越小，它們的功率密度保持不變。這種情況一直持續(xù)到 2005 年，當(dāng)時(shí)泄漏功率開始成為問題。“這確實(shí)是摩爾定律背后的引擎，”Codasip的高級技術(shù)營銷總監(jiān) Roddy Urquhart 說。“Dennard縮放比例和摩爾定律使您能夠利用新一代的硅幾何結(jié)構(gòu)，基本上將晶體管數(shù)量增加一倍，并將時(shí)鐘速率每代提高約 40%。有趣的是，大約在那個(gè)時(shí)候，英特爾計(jì)劃推出 Pentium 5 處理器，并希望它達(dá)到 5 或 7 GHz，但由于散熱問題，他們最終不得不取消它。”

處理器設(shè)計(jì)的另一個(gè)限制因素是 CMOS 時(shí)鐘頻率的上限。

由于這些限制，從移動設(shè)備開始明顯轉(zhuǎn)向多核設(shè)計(jì)。“首先是擁有專門用于特定功能的處理器，例如用于手機(jī)圖形的 GPU、專用微控制器、處理 Wi-Fi 或藍(lán)牙等事物，”Urquhart 說。“其次，最初有用于雙核的多核系統(tǒng)。今天，有四個(gè)核心系統(tǒng)可以運(yùn)行像Android 這樣的東西。對于運(yùn)行操作系統(tǒng)之類的東西，有些操作可以并行化，而另一些操作本質(zhì)上是順序的，這就是阿姆達(dá)爾定律適用的地方。”

AI/ML 等新興挑戰(zhàn)可以利用數(shù)據(jù)并行性來創(chuàng)建專門的架構(gòu)來解決非常具體的問題。嵌入式設(shè)備中還有其他機(jī)會。例如，Urquhart 描述了 Codasip 一直在使用 Google 的 TensorFlow Lite for Microcontrollers 對傳統(tǒng)的三級流水線、32 位RISC-V 內(nèi)核進(jìn)行量化的一些研究。然后，該公司正在創(chuàng)建自定義 RISC-V 指令，以使用非常有限的計(jì)算資源加速神經(jīng)網(wǎng)絡(luò)。

Urquhart 表示，這對于物聯(lián)網(wǎng)設(shè)備非常有效，因?yàn)槲锫?lián)網(wǎng)設(shè)備需要進(jìn)行簡單的傳感或簡單的視頻處理。“對于增強(qiáng)現(xiàn)實(shí)或自動駕駛等應(yīng)用，您要處理的視頻數(shù)據(jù)量要大得多。利用它的方法將是利用數(shù)據(jù)的內(nèi)在并行性。有很多這樣的例子。據(jù)說谷歌正在使用其張量處理單元在其服務(wù)器場上進(jìn)行圖像識別。TPU 是一個(gè)脈動陣列，因此它處理矩陣的效率很高。這是該行業(yè)正在采取的一種方法。”

我們將走向何方？

為了在計(jì)算性能方面取得進(jìn)步，一種方法是采用相對傳統(tǒng)的內(nèi)核并通過額外的指令或額外的處理單元來增強(qiáng)它們，其中可以加速某些東西但仍保留一定數(shù)量的通用功能. “否則，你將不得不使用一些人談?wù)摰挠糜?nbsp;AI/ML 目的的特殊陣列，”Urquhart 說。“還有一些新穎的方法。10 年前您不會想到將模擬用于矩陣處理，但像 Mythic 這樣的公司發(fā)現(xiàn)，出于推理目的，它們不需要超高精度。所以他們一直在利用模擬陣列來進(jìn)行矩陣處理。”

這說明了當(dāng)今向定制硅方法激增的趨勢，這對 EDA 生態(tài)系統(tǒng)需要交付的內(nèi)容產(chǎn)生了拉動效應(yīng)。EDA 一直在競相提供解決方案來解決設(shè)計(jì)團(tuán)隊(duì)遇到的架構(gòu)、設(shè)計(jì)和驗(yàn)證問題。

“EDA 不推動這些事情，而是致力于使人們的發(fā)明成為可能，”Imperas Software 的首席執(zhí)行官 Simon Davidmann 指出，并指出 EDA 還試圖幫助那些突破一切界限的人。通常情況下，那些突破界限的人往往會想出自己的做事方式。然后 EDA 提供幫助，使其更具成本效益、可擴(kuò)展性和可共享性。然后該行業(yè)可以向前發(fā)展，并且它不會充滿專有的一次性方法。如果 EDA 確實(shí)有市場，它往往會發(fā)展。

它還展示了 EDA 工程師的能力。“建造半導(dǎo)體和架構(gòu)的人非常聰明， EDA 就必須同樣聰明，才能了解他們需要什么，然后幫助他們做到這一點(diǎn)——并且以一種更通用、更具成本效益的方式來做，”Davidmann 說。“然而，發(fā)明者的發(fā)明與 EDA 為他們提供幫助之間存在矛盾。EDA 非常努力地接近領(lǐng)導(dǎo)者并為他們構(gòu)建有效的解決方案。這些改變會影響 EDA，因?yàn)樵撔袠I(yè)必須像往常一樣繼續(xù)努力在每件事上做得更好和更多。隨著架構(gòu)的變化，工程團(tuán)隊(duì)需要新技術(shù)。EDA 嘗試為客戶提供解決方案。EDA 的目標(biāo)是解決世界上的設(shè)計(jì)實(shí)現(xiàn)問題，做得更好，并幫助客戶做到這一點(diǎn)。”

即使考慮到管理芯片設(shè)計(jì)和 EDA 終結(jié)的傳統(tǒng)法律的挑戰(zhàn)，依舊有很多可能。“這實(shí)際上是一個(gè)能夠解決的優(yōu)化范圍以及系統(tǒng)如何劃分的問題，”西門子 EDA 數(shù)字驗(yàn)證技術(shù)戰(zhàn)略總監(jiān) Neil Hand 說。

直到最近，大多數(shù)設(shè)計(jì)都依賴于最初的系統(tǒng)分解，然后對系統(tǒng)的每個(gè)部分進(jìn)行局部實(shí)現(xiàn)優(yōu)化。“雖然這很有效，但它留下了很多潛在的優(yōu)化，”Hand 說。“釋放這種潛力的關(guān)鍵將是新的和/或增強(qiáng)的工具/方法，這些工具/方法能夠?qū)崿F(xiàn)基于模型的賽博電子系統(tǒng)工程設(shè)計(jì)方法 (MBCSE)，包括系統(tǒng)內(nèi)的知情功能分配。這些工具和方法將允許系統(tǒng)設(shè)計(jì)人員在設(shè)計(jì)過程中進(jìn)行系統(tǒng)分析和權(quán)衡，并隨著設(shè)計(jì)的發(fā)展進(jìn)行監(jiān)控。”

雖然這個(gè)概念并不新鮮，并且已經(jīng)成功應(yīng)用于其他設(shè)計(jì)學(xué)科，但它需要適應(yīng)“電子設(shè)備之上”系統(tǒng)和傳統(tǒng) EDA 工具用戶。Hand 指出，垂直整合的系統(tǒng)公司在這里有一個(gè)優(yōu)勢，因?yàn)樗麄兛刂浦O(shè)計(jì)的所有部分，并且各個(gè)內(nèi)部團(tuán)隊(duì)可以一起工作。“除了這些新工具和方法之外，EDA 行業(yè)還需要與行業(yè)合作建立一個(gè)能夠共享系統(tǒng)設(shè)計(jì)數(shù)據(jù)和創(chuàng)建虛擬垂直集成系統(tǒng)公司的生態(tài)系統(tǒng)。因此，這不僅僅是工具和方法，還包括有效的數(shù)據(jù)和元數(shù)據(jù)共享。”

這包括工作流程。是德科技的 Mueth 觀察到，工作流是 EDA 行業(yè)發(fā)展的新前沿。

“在 EDA 技術(shù)中，很多技術(shù)在很大程度上已經(jīng)成熟，”Mueth 說。“雖然每個(gè)人都在逐步取得進(jìn)展并逐步解決問題，但現(xiàn)在最大的瓶頸是圍繞這些復(fù)雜系統(tǒng)的工作流程。您必須考慮整個(gè)產(chǎn)品開發(fā)周期，因?yàn)檫@是手頭的任務(wù)。假設(shè)您有一個(gè)團(tuán)隊(duì)，他們將多個(gè)職能部門的一些工作流程組合在一起，他們都在努力設(shè)計(jì)這個(gè)概念。讓我們驗(yàn)證一下。讓我們把它轉(zhuǎn)移到生產(chǎn)中。所以它從概念到設(shè)計(jì)和設(shè)計(jì)驗(yàn)證，然后到原型 DVT 測試。這就是硬件領(lǐng)域的驗(yàn)證。然后是試生產(chǎn)，您可以在其中進(jìn)行一些有限的運(yùn)行，并弄清楚如何使其真正有效地用于制造。

然后是制造。這意味著產(chǎn)品開發(fā)流程有六個(gè)主要步驟。今天的工作流程由許多手動過程組成。訣竅是刪除這些，連接所有內(nèi)容以共享 IP，引入數(shù)字線程，并包括數(shù)據(jù)和工具的互操作性。這必須是生態(tài)系統(tǒng)的一部分，但事情太復(fù)雜了，你不能再手動管理這些了。”

這將如何應(yīng)用于定制設(shè)計(jì)越來越多的市場還有待觀察。西門子 EDA 的 CSD 營銷總監(jiān)Stuart Clubb 表示：我們已經(jīng)在許多應(yīng)用中看到基于軟件的 SoC 或服務(wù)器端解決方案不再足夠或沒有競爭力。“定制硬件加速器作為一種提供更低功耗和更高性能的解決方案，能夠根據(jù)特定的應(yīng)用需求調(diào)整硬件，正在取得進(jìn)展。”

這些加速器中的許多加速器在本質(zhì)上是高度算法化的，它們在 RTL 中的設(shè)計(jì)和驗(yàn)證在時(shí)間和工程資源方面依舊是一個(gè)挑戰(zhàn)。系統(tǒng)公司正在通過構(gòu)建自己的SoC 來滿足他們的特定需求，以適應(yīng)手頭的角色。相比之下，芯片公司需要提供廣泛的產(chǎn)品來應(yīng)對，通常包含針對不同市場的相同加速器的變體，Clubb 說。

這就是高級綜合 (HLS) 和高級驗(yàn)證 (HLV) 越來越受歡迎的地方。

Clubb 解釋說，與傳統(tǒng) RTL 相比，HLS/HLV 結(jié)合使用可顯著減少設(shè)計(jì)和驗(yàn)證時(shí)間，同時(shí)在加速器領(lǐng)域提供更具競爭力的解決方案。他預(yù)計(jì)這種市場需求和應(yīng)用將在廣泛的垂直市場中繼續(xù)增長，從電池敏感的邊緣應(yīng)用一直到服務(wù)器場中的解決方案。“系統(tǒng)架構(gòu)師和芯片設(shè)計(jì)師需要構(gòu)建更智能、更專業(yè)的硬件，以利用可用的工藝節(jié)點(diǎn)和晶體管，但要注意我們現(xiàn)在看到的物理限制，因?yàn)榘⒛愤_(dá)爾定律和丹納德縮放開始彎曲和破壞，”他說。

Urquhart 還指出，計(jì)算性能的一些重大改進(jìn)源于 90 年代的 ASIC 革命。

“然后，在 2000 年代初，更多的通用計(jì)算單元接管了，因?yàn)樗麄儺?dāng)時(shí)能夠通過包括綜合在內(nèi)的 EDA 工具來完成繁重的工作，”他說。“隨著過去十年向 SoC 的過渡，以及其他一些有趣的事情，例如創(chuàng)建小芯片和將系統(tǒng)封裝起來，關(guān)鍵的推動因素之一——尤其是在 SoC 中——一直是處理器 IP 的可用性。但我們看到了它的局限性。甚至Arm 也擁有從應(yīng)用處理器到嵌入式進(jìn)程的極其廣泛的產(chǎn)品系列。如果你要獲得更多的性能，你將不得不有進(jìn)一步的專業(yè)化。這意味著您將不得不擁有更廣泛的社區(qū)參與設(shè)計(jì)，或者更有可能對處理器內(nèi)核進(jìn)行微調(diào)或定制。這變成了一個(gè) EDA 問題。處理器設(shè)計(jì)自動化有很多機(jī)會，通過設(shè)計(jì)自動化，我們將不得不讓更廣泛的社區(qū)來設(shè)計(jì)或修改處理器。過去，要么是英特爾和AMD 等微處理器公司的員工，要么是 Arm、Synopsys 和 Cadence 等工藝或 IP 公司的員工，但我們將不得不向更廣泛的社區(qū)開放。”

結(jié)論

隨著芯片制造商從單片解決方案轉(zhuǎn)向多芯片解決方案，出現(xiàn)了需要創(chuàng)新解決方案的新的根本性挑戰(zhàn)。“半導(dǎo)體供應(yīng)商將面臨 OCV 問題和光罩大小芯片的關(guān)閉時(shí)間問題，”Movellus 的 Karvat 說。“封裝級別將面臨分檔和功率挑戰(zhàn)，我們需要弄清楚如何從性能、驗(yàn)證和可靠性的角度使多芯片解決方案表現(xiàn)得像單片解決方案一樣。EDA 在這方面發(fā)揮著舉足輕重的作用。”

這需要半導(dǎo)體設(shè)計(jì)的實(shí)質(zhì)性轉(zhuǎn)變。IBM 的 Jacobi 認(rèn)為，半導(dǎo)體生態(tài)系統(tǒng)還沒有完全理解 Dennard 縮放的終結(jié)真正意味著什么。“它將推動創(chuàng)新，并將推動其他變化。架構(gòu)師將通過弄清楚事情在這個(gè)世界上應(yīng)該如何運(yùn)作來做出更多貢獻(xiàn)，在這個(gè)世界上，我們無法利用過去 20 或 30 年產(chǎn)生的來自摩爾定律和Dennard縮放的價(jià)值。這種趨勢正在發(fā)生變化，建筑行業(yè)變得比以往更加重要。”

更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<