芯片是非常重要的電子器件，智能手機、筆記本電腦中都有芯片的身影。為了增進大家對芯片的認識，本文將對芯片在設計的過程中存在的兩個難點予以介紹。如果你對芯片，或者是本文的內(nèi)容具有興趣，不妨和小編一起來繼續(xù)往下閱讀哦。

　　第一關，難在架構設計

　　芯片設計，環(huán)節(jié)眾多，每個環(huán)節(jié)都面臨很多挑戰(zhàn)。以相對較為簡單的數(shù)字集成電路設計為例設計多采用自頂向下設計方式，層層分解后包括：

　　需求定義：結合外部環(huán)境分析、供應鏈資源、公司自身定位等信息，提出對新一代產(chǎn)品的需求，并進一步考慮產(chǎn)品作用、功能、所需線板數(shù)量、使用集成電路類型等，精準定義產(chǎn)品需求。這一環(huán)節(jié)的難度在于對市場、技術的未來趨勢準確判斷和對設計人員、制造工廠等自身和產(chǎn)業(yè)鏈情況、能力的充分了解。

　　功能實現(xiàn)：描述芯片需要實現(xiàn)的目標，通常用硬件描述語言編寫。這一環(huán)節(jié)的難度在于對芯片整體可以達到的性能、功能的把握，既要充分滿足目標，又不能超過自身的能力上限。

　　結構設計：根據(jù)芯片的特點，將其劃分成接口清晰、相互關系明確、功能相對獨立的子模塊。這一環(huán)節(jié)難度在于對芯片結構的熟悉，是否能用盡可能少的模塊和盡可能低的標準達到要求。

　　邏輯綜合：開發(fā)者將硬件描述語言轉換成邏輯電路圖。這一環(huán)節(jié)難度在于需要保證代碼的可綜合、清晰簡潔、可讀性，有時還要考慮模塊的復用性。

　　物理實現(xiàn)：將邏輯電路轉換成為有物理連接的電路圖。這一環(huán)節(jié)難度在于如何根據(jù)制程，使用盡可能少的元件和連線完成從RTL描述到綜合庫單元之間的映射，得到一個在面積和時序上滿足需求的門級網(wǎng)表，并使內(nèi)部互不干擾。

　　物理版圖：以 GDSII 的文件格式交給晶圓廠，在硅片上做出實際的電路，再進行封裝和測試，得到物理芯片。

　　必須說明的是，芯片設計時，需要考慮許多變量，例如信號干擾、發(fā)熱分布等，而芯片的物理特性，如磁場、信號干擾，在不同制程下有很大不同，沒有數(shù)學公式可以直接計算，也沒有可套用的經(jīng)驗數(shù)據(jù)直接填入，只能依靠EDA工具一步一步設計，一步步模擬，不斷取舍。每一次模擬之后，如果效果不理想，就要重新設計一次，對團隊的智慧、精力、耐心都是極大考驗。

　　第二關，難在驗證

　　芯片驗證目標是在芯片制造之前，通過檢查、仿真、原型平臺等手段反復迭代驗證，提前發(fā)現(xiàn)系統(tǒng)軟硬件功能錯誤、優(yōu)化性能和功耗，使設計精準、可靠，且符合最初規(guī)劃的芯片規(guī)格。

　　它不是在設計完成后再進行的工序，而是貫穿在設計的每一個環(huán)節(jié)中的重復性行為，可細分為系統(tǒng)級驗證、硬件邏輯功能驗證、混合信號驗證、軟件功能驗證、物理層驗證、時序驗證等。

　　驗證很難，首先在驗證只能證偽，需要反復考慮可能遇到的問題，以及使用形式化驗證等手段來保證正確的概率，非常考驗設計人員的經(jīng)驗和智慧。

　　其次在驗證的方法必須盡可能高效。現(xiàn)在的芯片集成了微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲控制接口），驗證復雜度指數(shù)級增長。如何快速、準確、完備、易調(diào)試地完成日益復雜的驗證，進入流片階段，是每個芯片設計人員最大的挑戰(zhàn)。

　　最后在驗證工具本身。以常見的FPGA硬件仿真驗證為例，90年代FPGA驗證最多可支持200萬門，每門的費用為1美元。如今單位價格雖然大幅下降，隨著芯片的復雜程度指數(shù)級增長，驗證的門數(shù)也上升到以千萬和億為計算的規(guī)模，總體費用更加驚人。

　　此外，F(xiàn)PGA本身也是芯片設計的一種?，F(xiàn)在大型設計（大于2千萬等效ASIC門）需要用多塊FPGA互聯(lián)進行驗證，F(xiàn)PGA的設計面對RTL邏輯的分割、多片F(xiàn)PGA之間的互聯(lián)拓撲結構、I/O分配、布局布線、可觀測性等現(xiàn)實要求，這就又給設計環(huán)節(jié)增加了難度。

　　以上便是此次小編帶來的芯片相關內(nèi)容，通過本文，希望大家對芯片具備一定的了解。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!

　更多信息可以來這里獲取==>>電子技術應用-AET<<