在FPGA視頻圖像處理系統中，經常需要使用到SDRAM作為視頻圖像緩存。SDRAM控制器可以分為上電初始化，自動刷新，讀操作和寫操作這四個部分，他們之間的轉換可以通過狀態機來控制。下面分別實現這幾個部分。

　　1.SDRAM上電初始化

　　SDRAM上電初始化時序如下圖所示。

　　由時序圖可知初始化大概的過程為：上電后等待電源VDD和時鐘信號穩定100μs（期間命令為空命令），同時在100μs內設置CKE（時鐘使能）信號為高。隨后對所有Bank發送預充電（PRECH ARGE）命令，發送兩次自動刷新（REFRESH）命令，最后發送裝載模式寄存器（LOAD MODE REGISTER）命令，并將設置寄存器的值傳入地址總線A0~A11。

　　上述過程的實現可以通過線性序列機來實現。即需要對初始化過程時間進行計數，當時間到達時就執行某個命令。下面是部分代碼。

　　1.計時器

　　2.命令執行時間設置

　　3.對應時間執行對應命令

　　2.SDRAM自動刷新

　　同樣給出自動刷新的時序圖。

　　過程比較簡單：首先對所有Bank預充電，然后發送兩次自動刷新命令。

　　同樣可以使用線性序列機的方法來實現，這里就不重復了。但需要添加一個刷新狀態標志。ref_opt_done=1表示刷新完成，ref_opt=1表示正在刷新。

　　3.SDRAM寫操作

　　從時序圖上看首先發出激活命令，并給出行地址Bank地址；隨后發出寫命令，并指定寫入Bank，起始列地址和寫入數據；最后進行預充電，關閉所有Bank。這里每次突發寫入4個數據，即突發長度為4，突發長度可以在之前初始化的模式寄存器中設置。

　　同樣使用序列機的實現方法，在寫操作中也需要添加寫操作完成狀態標志，和過程狀態標志。此外只有當寫入突發長度數據的時候我們才使能數據線輸入有效，其他時刻讓數據線保持高阻態，所以要添加一個寫數據狀態標志Wr_data_valid=1時表示正在寫數據。

　　4.SDRAM讀操作

　　與寫操作類似，但是我們輸入讀命令的時候，數據并不是立刻輸出，而是要經過一個CAS_Latency后輸出。這個延時也可以通過模式寄存器的配置來調整。我們同樣需要給出讀操作完成、讀操作過程，讀出突發數據的有效區間。

　　5.SDRAM控制器設計

　　首先SDRAM上電后進入空閑狀態，初始化完成后進入刷新狀態，然后根據輸入命令進行轉換，實際上狀態機的控制對于刷新操作，讀/寫操作是有一個優先級的：刷新操作>寫操作>讀操作。即假設寫命令和刷新命令同時到來時先執行刷新操作。下圖為狀態機的狀態轉移圖。具體實現可參考完整代碼。

　　由于SDRAM需要固定時間間隔刷新一次，我們還得考慮一個刷新定時器，固定時間產生一個刷新請求。

　　最后我們還需要考慮如果在讀操作的時候，產生了刷新請求或寫請求怎么辦呢？寫操作的時候，產生了刷新請求或讀請求怎么辦？或者在刷新操作時產生了讀/寫請求怎么辦？

　　對于刷新請求的突然到來我們采取記住刷新標志，等待當前任務完成后進行刷新操作。

　　在刷新操作時讀/寫請求突然到來，我們也采取記住讀/寫標志，等待當前任務完成后進行讀/寫操作。

　　但是對于在讀/寫操作時外部讀/寫請求的到來，我們選擇了忽略這次請求。部分代碼如下。

　　由于視頻信號數據讀入讀出都是連續不斷的，因此在某些時刻會導致讀寫的遺漏，但一般會在SDRAM讀出寫入前加上一個FIFO進行緩存控制數據的讀寫，當寫FIFO中數據大于一次突發長度時，使能寫信號；當讀FIFO中數據小于突發長度時，使能讀信號，就可以解決這個問題。

更多信息可以來這里獲取==>>電子技術應用-AET<<