近日，在2021 IEEE國際電子器件會議（IEDM）上，英特爾公布了在封裝、晶體管微縮、量子物理學方面的多項關鍵技術新突破，積極并布局非硅基半導體，可推動摩爾定律繼續發展，超越未來十年。

　　業內人士分析，從此次英特爾憑借高調宣布的多項新技術突破，有望在未來幾年在先進工藝上領先于臺積電和三星。

　　日前，英特爾制造、供應鏈和營運集團副總裁、戰略規劃部聯席總經理盧東暉對媒體詳細解讀了此次的多項技術突破。他在會上感言，研究中最難的就是探路，就好比爬山的人一眼能夠看到山頂在哪里，但是不清楚路該怎么走，要帶多少補給。

　　盧東暉表示這些全新技術是有英特爾的組件研究團隊所研制，眾多突破摩爾定律昔日壁壘并出現在當前產品中的創新技術，都源自于該組件研究團隊的研究工作，比如：應變硅、高K-金屬柵極技術、FinFET晶體管、RibbonFET，以及包括EMIB和FoverosDirect在內的封裝技術創新。

　　盧東暉強調，這次英特爾在IEDM上發的文章都有一個主要的基體，就是大部分的技術都是基于300毫米硅晶圓的傳統CMOS技術，這是非常關鍵的。因為產生一個新的想法很簡單，很多大學都在做，而工業界最大的問題就是能不能大批量生產，不能說重新起爐灶弄一個第四代半導體，最好的辦法就是用現有已經投入的固定資產，能夠盡快地把這些資產優化，不然成本太高，成本太高還是沒人買。摩爾定律是一個經濟定律，任何一個新技術如果不能達到讓你的用戶能夠負擔得起，那最后的應用只能是一些非常有限的應用。全世界現在大概有上萬億美元的投資都是在12寸晶圓設備、生態系統，需要把這些利用起來，這樣制造成本才能下降。

　　在本次的IEDM 2021上英特爾重點介紹了這三個關鍵研究領域的最新突破及探索，披露的突破性進展表明，英特爾正通過對這三個領域的探索，持續推進摩爾定律，并將其延續至2025年及更遠的未來。

　　領域一：微縮技術新突破

　　據盧東暉介紹，微縮技術，傳統叫transistor scaling，就是把晶體管面積變小。微縮技術是很簡單的，有很多辦法可以采用，比如全新的晶體管設計，或者是光刻技術的突破，或者用先進封裝。以前二維的平面微縮，現在二維不能再縮，再縮就會有很多量子效應出現，所以現在就往上堆，早年3D NAND就是一直往上堆，這也是比較直觀的理解。此次IEDM 2021，英特爾介紹了微縮技術的三個主要突破：

　　突破一：互連密度提升10倍以上混合鍵合互連設計

　　英特爾的研究人員提出了混合鍵合互連中的設計、制程工藝和組裝難題的解決方案，期望能在封裝中將互連密度提升10倍以上。在今年7月的英特爾加速創新：制程工藝和封裝技術線上發布會中，英特爾宣布計劃推出Foveros Direct，以實現10微米以下的凸點間距，使3D堆疊的互連密度提高一個數量級。為了使生態系統能從先進封裝中獲益，英特爾還呼吁建立新的行業標準和測試程序，讓混合鍵合芯粒（hybrid bonding chiplet）生態系統成為可能。

　　盧東暉解釋說，傳統技術（SolderAttach）是通過焊錫將兩個芯片進行連接，英特爾在研究的混合鍵成技術是讓金屬墊直接接觸，這樣會產生分子鍵合。“它最大的好處是連接的密度會急劇提升，至少是10倍的。這會讓每平方毫米達到有10000個連接，這是非常緊密的。以后的芯片上會有幾十億的晶體管，或者幾百億的晶體管，最后都要連起來，所以這是非常關鍵的突破?！北R東暉說道。

　　盧東暉指出，這項技術的制程非常敏感，需要用機械拋光磨平表面，因此化學機械拋光（SNP）和沉積的優化是非常關鍵的。此外，也需要行業統一的標準和測試程序。

　　突破二：GAA進一步縮小3倍

　　晶體管剛開始是二維的形式，后來變成FinFET，就是變成三維封裝，再后來變成GAA，就是把NMOS疊在左邊，PMOS疊在右邊，往上疊了幾層，而3D就是直接把NMOS和PMOS直接疊在一起，這樣相當于面積減少了一半，面積利用率提高，微縮技術達到了面積減少一半的要求。

　　展望其GAA RibbonFET（Gate-All-Around RibbonFET）技術，英特爾正引領著即將到來的后FinFET時代，通過堆疊多個（CMOS）晶體管，實現高達30%至50%的邏輯微縮提升，通過在每平方毫米上容納更多晶體管，以繼續推進摩爾定律的發展。

　　英特爾在論文中宣布了這項技術在3D CMOS堆疊上的新突破，共有兩種方法。方法一是依序，具體的工藝流程是將下面一層晶圓先做好，再將上面一層翻過來再做另外一層晶圓，這樣能夠有效提高性能；方法二是自對準，一種是通過光刻機對準，另一種叫做自我對準，要通過干蝕或者是沉積手段讓晶圓自動對準。英特爾的自對準實現了55納米的柵極間距，盧東暉稱“這是非常了不起的突破”。

　　英特爾引入了金屬銻和釕來突破硅的限制。因為現在電流的通道是用硅的基礎，而這個是用二維材料TMD（過渡金屬硫化物），它有一個非常好的特點是在Gate下面有一層非常薄的，單層的二硫化物原子層，可以作為更短的通道。因為硅的問題是無法繼續往下縮，因為再往下縮很多量子效應出現，但二維材料有自己本身的特質，所以可以做得非常小。最大的突破不光是這個做出來了，而是用兩種不同的金屬去做金屬接觸，在源極和漏極，NMOS用的是銻，PMOS用的是釕，這樣能讓電容比較小一點。

　　這些背后都是大量的研究，過渡金屬有幾十種，如何知道這兩種是比較好的，這是需要花很多時間、材料、精力去做，而把GAA一下子縮小3倍，從15納米變成5納米，這是非常了不起的。

　　突破三：進入埃米時代

　　英特爾同時也在為摩爾定律進入埃米時代鋪平道路，其前瞻性的研究展示了英特爾是如何克服傳統硅通道限制，用僅有數個原子厚度的新型材料制造晶體管，從而實現在每個芯片上增加數百萬晶體管數量。在接下來的十年，實現更強大的計算。

　　領域二：為傳統硅注入新功能

　　盧東暉告訴媒體，因為硅做功率器件是不太合適的，尤其是要硅基CMOS要應用到汽車或者需要的高壓器件電子設備，這就得想辦法為硅注入一些新的功能。另外就是更最大的內存資源，因為當下需要的數據量、產生的數據量越來越大，比如手機上拍個照片，現在文件的大小與十年前相比超過很多倍了，所以結果需要的存儲量越來越大，存儲量越來越大需要的處理能力越來越高，而新材料的突破是迫在眉睫的。

　　在該領域，英特爾本次披露了兩大技術突破

　　1. 首次將氮化鎵與硅集成在一起

　　通過在300毫米的晶圓上首次集成氮化鎵基（GaN-based）功率器件與硅基CMOS，實現了更高效的電源技術。這為CPU提供低損耗、高速電能傳輸創造了條件，同時也減少了主板組件和空間。

　　現在的功率器件GaN在國內也比較熱，它可以直接做出70伏的晶體管，這是硅做不到的。英特爾這次也是首次集成，因為以前沒有人在硅晶圓做過，很多人可能直接用GaN wafer，但這個成本很高。英特爾這次的GaN直接跟傳統的硅晶圓集成在一起，這在以前是沒有出現過的。

　　硅基CMOS集成有兩個突破：一個是用硅晶圓上面放一個buffer，buffer更外面就是用的氧化硅的。在這樣的情況下，它其實不需要硅晶圓，只要有載體就行。在硅片上，所有的基材不需要特制的基材。另外一個是驗證了300毫米工藝兼容可行性。盧東暉特別強調半導體一定要從這個方面著手，因為工業界在300毫米投入資金和生態鏈已經太強大了，最好不要突破它，突破它成本會很高。

　　2. 新型鐵電體材料

　　另一項進展是利用新型鐵電體材料作為下一代嵌入式DRAM技術的可行方案。該項業界領先技術可提供更大內存資源和低時延讀寫能力，用于解決從游戲到人工智能等計算應用所面臨的日益復雜的問題。

　　鐵電存儲它是用了一個新的存儲器，用了一個新的技術實現了2納秒的讀寫速度和超過1012次方的讀寫周期，這個是非常了不起的技術成就。

　　鐵電存儲器國內也有很多公司在關注，這完全是跟傳統的CMOS工藝結合的。英特爾做這個東西有非常大的優勢，因為英特爾有自己的X86架構，由于具有2納秒的高速讀/寫能力，鐵電存儲器可以用來作為從L1 Cache到DRMA之間的中間層。

　　領域三：量子芯片走向室溫

　　英特爾正致力于大幅提升硅基半導體的量子計算性能，同時也在開發能在室溫下進行高效、低功耗計算的新型器件。未來，基于全新物理學概念衍生出的技術將逐步取代傳統的MOSFET晶體管：

　　在IEDM 2021上，英特爾展示了全球首例常溫磁電自旋軌道（MESO）邏輯器件，這表明未來有可能基于納米尺度的磁體器件制造出新型晶體管。英特爾和比利時微電子研究中心（IMEC）在自旋電子材料研究方面取得進展，使器件集成研究接近實現自旋電子器件的全面實用化。英特爾還展示了完整的300毫米量子比特制程工藝流程。該量子計算工藝不僅可持續微縮，且與CMOS制造兼容，這確定了未來研究的方向。