2021年8月，中國聯(lián)通研究院聯(lián)合廣東大普通信共同開發(fā)研制的高精度1588時(shí)頻同步芯片取得階段性成果。經(jīng)過長達(dá)半年的試制，聯(lián)通研究院和大普通信在時(shí)頻芯片的設(shè)計(jì)、制作和測試上協(xié)同共進(jìn)，并且經(jīng)過測試，各項(xiàng)主要指標(biāo)均達(dá)到國際先進(jìn)水平。本次合作旨在實(shí)現(xiàn)時(shí)頻同步芯片的國有化，打破國外對(duì)于高精度時(shí)間定位核心器件的壟斷，為5G和工業(yè)互聯(lián)網(wǎng)等網(wǎng)絡(luò)提供了可靠的、低誤差的時(shí)間基準(zhǔn)精度。

　　時(shí)鐘頻率同步和時(shí)間同步技術(shù)是現(xiàn)代通信的關(guān)鍵技術(shù)，包括衛(wèi)星授時(shí)技術(shù)、高穩(wěn)時(shí)鐘源技術(shù)、鎖相環(huán)技術(shù)、時(shí)鐘同步算法及IEEE1588同步技術(shù)等，其產(chǎn)品形式主要有原子鐘、高穩(wěn)晶振、鎖相環(huán)芯片、IEEE1588時(shí)鐘芯片以及時(shí)鐘設(shè)備等。其相關(guān)產(chǎn)品研發(fā)投入大，測試周期長，需要長時(shí)間的技術(shù)積累。聯(lián)通研究院和大普本次設(shè)計(jì)投片的這款時(shí)頻同步關(guān)鍵芯片，將時(shí)鐘同步系統(tǒng)中的處理器、鎖相環(huán)、時(shí)鐘緩沖器全部集成，運(yùn)行時(shí)鐘協(xié)議、同步算法、管理等軟件，形成一顆SOC時(shí)鐘芯片，提高集成度，簡化通信時(shí)鐘系統(tǒng)的設(shè)計(jì)。

　　同時(shí)，聯(lián)通研究院提出的該芯片應(yīng)能夠同時(shí)支持《中國聯(lián)通同步網(wǎng)網(wǎng)絡(luò)技術(shù)體制》企業(yè)標(biāo)準(zhǔn)和ITU-T G.8275.1國際標(biāo)準(zhǔn)中所述功能也被融合到該芯片的功能選項(xiàng)中。在對(duì)芯片支持的標(biāo)準(zhǔn)功能測試過程中，基于最優(yōu)頻率支撐的同步狀態(tài)傳遞機(jī)制、PTP A-BMCA算法、PTP數(shù)據(jù)集參數(shù)等重要功能項(xiàng)均較好的通過了測試驗(yàn)證。測試結(jié)果充分表明該集成SOC時(shí)鐘芯片的性能優(yōu)越性，已達(dá)國際先進(jìn)水平。

　　該時(shí)頻芯片將為中國聯(lián)通時(shí)間同步和時(shí)鐘同步網(wǎng)絡(luò)后續(xù)建設(shè)帶來更多樣化的選擇。5月下旬到6月上旬，聯(lián)通研究院聯(lián)合聯(lián)通北京分公司、聯(lián)通河北分公司和上海交大進(jìn)行的“北京-雄安高精度地基授時(shí)項(xiàng)目”實(shí)驗(yàn)中，取得了超375km現(xiàn)網(wǎng)光纖鏈路長度下的時(shí)間誤差小于300ps的成果。在后續(xù)的高精度地基時(shí)頻傳遞網(wǎng)絡(luò)試驗(yàn)和建設(shè)中，期望將該芯片應(yīng)用于地基授時(shí)設(shè)備，進(jìn)行現(xiàn)網(wǎng)環(huán)境下的驗(yàn)證與調(diào)試。同時(shí)，在國家實(shí)施核心尖端高科技芯片和設(shè)備“自主可控”的政策導(dǎo)向下，各基站設(shè)備商的5G基站設(shè)備亦可加裝該國產(chǎn)芯片進(jìn)行測試、驗(yàn)證并在運(yùn)營商網(wǎng)絡(luò)中試商用，提高國產(chǎn)化率，打破國外壟斷。