為爭奪晶圓代工頭把交椅的競賽已趨白熱化，臺積電和三星都不惜撒下重金來獲得工藝上的領(lǐng)先。但是，在雙方全力爭奪的 3nm 工藝節(jié)點開發(fā)上，近期卻相繼有開發(fā)遇阻的消息傳來。在先進(jìn)工藝已逼近物理極限之時，每進(jìn)一步都要突破層層阻力。晶圓代工之間的爭奪，不單是資金投入的比拼，還是與時間的一場賽跑。
與時間賽跑
蘋果 iPhone下一代的處理器無法采用臺積電的 3nm（N3）工藝了。這是臺積電近期正式確認(rèn)的消息，N3 工藝的量產(chǎn)將會延遲 3 到 4 個月。而據(jù)相關(guān)媒體報道，三星的 3nm 開發(fā)也遇到了問題，其 GAA 工藝仍面臨著漏電等關(guān)鍵技術(shù)問題。
按照之前的規(guī)劃，臺積電的 3nm 工藝將在 2022 年第三季度實現(xiàn)量產(chǎn)。3nm 的具體量產(chǎn)時間是與客戶共同協(xié)商決定的，臺積電總裁魏哲家此前這樣表示。蘋果是臺積電 3nm 工藝的首批客戶，后有傳聞英特爾也成為了嘗鮮者，其 GPU 和服務(wù)器芯片將采用 3nm 工藝。不過，這一傳聞在英特爾架構(gòu)日上被破除，N5 和 N6 將是臺積電為其代工的首要工藝。
這一選擇不能直接說明 N3 工藝的進(jìn)展問題，但結(jié)合工藝進(jìn)展延遲的消息，多少還是讓人意外的。畢竟在 4 月 15 日的法說會上，臺積電還表示 N3 已經(jīng)提前至 3 月開始風(fēng)險行試生產(chǎn)，并小量交貨，進(jìn)度優(yōu)與原先預(yù)期。
局外人很難知道延遲的真正原因，可以看到的是工藝進(jìn)展的不易。業(yè)界知名專家莫大康就表示：“從 N5 向 N3 不是單一的光刻尺寸的縮小，涉及器件架構(gòu)、互連金屬等，出現(xiàn)工藝延遲正常，要摸索工藝，需要通過更多的硅片生產(chǎn)來積累經(jīng)驗。”
三星方面也面臨著類似的問題。早在 2019 年三星就公布了 3nm GAA 工藝的 PDK 物理設(shè)計套件標(biāo)準(zhǔn)，預(yù)計 3nmGAA工藝會在 2020 年底試產(chǎn)，2021 年實現(xiàn)量產(chǎn)。目前看來，這一目標(biāo)是遠(yuǎn)不能達(dá)成了。按照三星在今年 6 月完成 3nm 芯片 Tapeout（流片）的進(jìn)度來看，2022 年將是其量產(chǎn)的初步時間。
不過一些英文媒體不看好三星能在 2023 年之前實現(xiàn)量產(chǎn)，依據(jù)就是疫情導(dǎo)致 3nm 工藝所需的極紫外光刻機(jī)（EUV）和其他關(guān)鍵生產(chǎn)設(shè)備的交付延期，進(jìn)而推遲了量產(chǎn)的時間。
三星當(dāng)初選擇 GAA 工藝，就是因為想通過提前布局，在 3nm 節(jié)點實現(xiàn)彎道超車。三星的 3nm GAA 工藝分為 3GAAE / GAAP （3nm Gate- AlI-Around Early/Plus） 兩個階段，被業(yè)界認(rèn)為真正成熟的將是 GAAP 工藝，GAAE 將可能只是用于自己的芯片上。
與之相比，臺積電繼續(xù)在 3nm 節(jié)點選擇 FinFET 工藝，則是考慮到可以繼續(xù)挖掘現(xiàn)有工藝的優(yōu)勢，在三星之前實現(xiàn)量產(chǎn)。有業(yè)內(nèi)人士就指出，臺積電在 GAA 架構(gòu)的開發(fā)上落后三星 12 至 18 個月，因而積極推進(jìn)的 3nm FinFET 策略可以彌補(bǔ)這一劣勢。
因此，三星的 3nm 工藝如果不能在 2023 年之前實現(xiàn)量產(chǎn)獲得客戶訂單，那么將在代工領(lǐng)域處于不利地位。同理，臺積電如果不能在時間上取得領(lǐng)先，也將面臨被動的局面。
對于雙方來說，都是一場與時間的賽跑。
要跨越技術(shù)鴻溝
3nm 工藝的量產(chǎn)實現(xiàn)就像跨越鴻溝一樣。就以光刻為例，晶圓代工廠希望盡可能地實現(xiàn) EUV 單次曝光，因為這將可以簡化工藝。然而，EUV 單次曝光實現(xiàn)的間距極限是 32nm 到 30nm 間，對應(yīng)著 5nm 左右的工藝節(jié)點。要進(jìn)展到 3nm 工藝，芯片制造商就要尋找新的方案。第一個選擇就是 EUV 雙曝光，第二選擇是開發(fā)高數(shù)值孔徑（NA）EUV 掃描儀，這是一個全新的系統(tǒng)。ASML 的高數(shù)值孔徑 EUV 系統(tǒng)采用新的 0.55 數(shù)值孔徑透鏡，分辨率提升了 70%，仍在研發(fā)階段。
高 NA EUV 系統(tǒng)復(fù)雜且昂貴，并且給晶圓廠中引入很多風(fēng)險。此外，該系統(tǒng)不會為 2022 年的 3nm 初始階段做好準(zhǔn)備。根據(jù)最新的消息，這種新光刻機(jī)要在 2025-2026 年之間才能規(guī)模應(yīng)用。因此，晶圓代工廠可能別無選擇，只能采用 EUV 雙曝光的方法。在雙曝光方案中，芯片分割在兩個掩模上并打印在晶圓上，既增加成本又會影響良率。
這還僅是開發(fā) 3nm 所面對的共同挑戰(zhàn)，考慮到臺積電和三星所采取的不同工藝路徑，其各自都將面對不同的障礙。
臺積電要將 FinFET 工藝從 5nm 遷移到 3nm，就在理論上挑戰(zhàn)了 FinFET 工藝的極限。在進(jìn)入 3nm 之后，F(xiàn)inFET 晶體管的鰭片難以在本身材料內(nèi)部應(yīng)力的作用下維持直立形態(tài)，尤其是在能量更高的 EUV 制程導(dǎo)入之后，這樣的狀況會更為嚴(yán)重。三星面臨的困難也不少，GAA 則是全新的架構(gòu)，器件參數(shù)的不確定性會更大，很多影響將難以預(yù)估。
技術(shù)挑戰(zhàn)之外，3nm 工藝還將面對巨大的成本壓力。IBS Research 2019 年的一份報告預(yù)測，雖然 3nm 芯片的每晶體管成本將降低，但晶圓和芯片模具的總體成本將增加。IBS 在其研究中估計，10 億個晶體管部分的單個晶體管部分將達(dá)到 2.16 美元，低于 5nm 工藝的 2.25 美元。不過，3nm 單片晶圓的成本為 15,500 美元，比 5nm 增加 3,000 美元，模具將比上一代的 23.57 美元高出 30.45 美元。此外，由于 3nm 預(yù)計將采用 25 層 EUV 光罩，因為代工價格將可能達(dá)到 30,000 美元。考慮到不是每個客戶都能承受，因此臺積電正評估啟動持續(xù)改善計劃（Coutinuous Improvement Plan），推出改款版 3nm，通過減少 EUV 光罩層數(shù)、略增加芯片尺寸，降低成本、提高良率，提供客戶兼具性能和成本的解決方案。
所以，3nm 的開發(fā)也就成了一場金錢投入的競賽。三星表示，到 2030 年邏輯芯片投入將達(dá) 1,077 億美元。臺積電也將資本支出以一調(diào)再調(diào)，由原來的 250-280 億美元調(diào)整到 300 億美元，其中 80% 將用于 3nm、5nm 等先進(jìn)制程。
好在憑借多年形成的口碑，臺積電的 3nm 沒有量產(chǎn)卻已經(jīng)訂單排滿，蘋果、AMD 都先后預(yù)約了明后年的產(chǎn)能。按照臺積電的說法，HPC 的潛在客戶和智能手機(jī)領(lǐng)域?qū)?N3 的興趣都很大。此前的規(guī)劃中，3nm 正式量產(chǎn)時的初期月產(chǎn)能為 5.5 萬片，2023 年月產(chǎn)能可達(dá) 10.5 萬片。如果這些產(chǎn)能都被預(yù)定一空，臺積電將在 3nm 代工市場再次擁有領(lǐng)先優(yōu)勢。
不過，三星的情況也稍顯特殊。與專心做代工業(yè)務(wù)的臺積電不同，三星是一個 IDM 公司，其總產(chǎn)能多為自己使用。2020 年，三星將其晶圓代工廠產(chǎn)的 60％用于內(nèi)部使用，主要用于智能手機(jī)的 Exynos 芯片。其余產(chǎn)能來自非專屬客戶，高通占 20％，其余 20％來自 Nvidia，IBM 和英特爾。如果 3nm 工藝實現(xiàn)量產(chǎn)，靠其內(nèi)部還是能消化很大一部分產(chǎn)能的。現(xiàn)在唯一要注意的就是不能再出現(xiàn)失誤，拖延量產(chǎn)進(jìn)度。
不過，3nm 工藝進(jìn)展表面是兩強(qiáng)的競爭，實則是整個產(chǎn)業(yè)鏈的跟進(jìn)。正如莫大康所指出，3nm 是一個焦點，不能僅靠臺積電、三星的推進(jìn)，最終還要看制造商和設(shè)備商等產(chǎn)業(yè)鏈各個環(huán)節(jié)的努力。
來源：C114通信網(wǎng)
作者：李延
