在傳統(tǒng)的登納德縮放比例定律（Dennard scaling）大放異彩的日子里，我們經(jīng)常會(huì)想起平面晶體管。其材料結(jié)構(gòu)上的特性也被簡(jiǎn)化為片狀電阻（只包含電阻電容等參數(shù)信息）。這樣就會(huì)導(dǎo)致其器件是平面二維的抽象概念，而為了理解MOS管的底層電路設(shè)計(jì)，我們大部分的假設(shè)和建模也都設(shè)計(jì)為2軸。

　　慢慢的思路開(kāi)始發(fā)生轉(zhuǎn)變，二維設(shè)計(jì)開(kāi)始被材料物理學(xué)特性所打破，越來(lái)越復(fù)雜的特性開(kāi)始展示在科學(xué)家和工程師面前，最終MOS和三極管等器件誕生出了FinFET技術(shù)，一舉將二維平面帶入到“3D”時(shí)代。

　　圖1：來(lái)自Intel的原始三維FinFET。（圖片來(lái)源：Intel）

     當(dāng)然技術(shù)路線的更新?lián)Q代往往還伴隨著名詞和術(shù)語(yǔ)的重新調(diào)整、修改和復(fù)用等。而現(xiàn)代的技術(shù)人員繼續(xù)使用“MOSFET”未免有失偏頗，畢竟其工藝和設(shè)計(jì)包括使用材料都截然不同（氧化物和高-K介質(zhì)）。MISFET一詞會(huì)更準(zhǔn)確，讀起來(lái)也比較容易，而且還有點(diǎn)像用來(lái)形容技術(shù)領(lǐng)域工程師的某個(gè)詞（譯者注：即MISFIT一詞，這是作者的自嘲，形容不太合群、格格不入的人）。

　　最近Nature期刊的一篇在線文章“Promises and prospects of two-dimensional transistors”提供了對(duì)半導(dǎo)體技術(shù)未來(lái)發(fā)展的見(jiàn)解，探討了硅基材料晶圓生產(chǎn)的終點(diǎn)。當(dāng)然不僅是因?yàn)閭鹘y(tǒng)FinFET逐漸失去動(dòng)力（圖1），同時(shí)也因?yàn)槲磥?lái)的器件將足夠薄（單層或兩層），可以看成是二維的，不用說(shuō)都知道，像硅這樣的傳統(tǒng)3D半導(dǎo)體在2D領(lǐng)域里效果不佳。

　　從材料學(xué)角度來(lái)看，還有一類被稱為過(guò)渡金屬二鹵化物（TMD或TMCD）的材料，從材料學(xué)角度來(lái)看，還有一類被稱為過(guò)渡金屬二鹵化物（TMD或TMCD）的材料，例如二硫化鉬（MoS2）、二硒化鉬（MoSe2）、二碲化鉬（MoTe2）、二硒化鎢（WSe2）和二硫化鎢（WS2）。

　　前面提到的Nature期刊文章的主要作者是UCLA加利福尼亞納米系統(tǒng)研究所的Xiangfeng Duan，以及中國(guó)湖南大學(xué)和韓國(guó)三星電子技術(shù)學(xué)院（SAIT）的研究人員，他們都指出TMD（過(guò)渡金屬硫化物）材料在未來(lái)二維半導(dǎo)體材料生產(chǎn)中具備廣泛的應(yīng)用前景。

　　路線圖

　　Nature期刊的這篇文章是最前沿的研究，當(dāng)然我們可以從其他的資料中看看現(xiàn)今的技術(shù)發(fā)展路線。

　　圖2：IMEC  通道晶體管。（圖片來(lái)源：IEEE）

在對(duì)未來(lái)的發(fā)展技術(shù)進(jìn)行預(yù)測(cè)方面，微電子研究中心（IMEC）是最權(quán)威的機(jī)構(gòu)之一。2020年12月舉行的國(guó)際電子設(shè)備會(huì)議（IEDM）從多個(gè)角度討論了從材料到“芯片結(jié)構(gòu)”（可能特意避免使用“芯粒（chiplet）”一詞）縮放的前景和未來(lái)。

　　為了使標(biāo)準(zhǔn)單元邏輯將來(lái)縮小到4軌道單元以下，IMEC寄希望于采用二維材料的晶體管。IMEC在路線圖中定義未來(lái)的2D晶體管技術(shù)可以達(dá)到或超越“1nm”工藝節(jié)點(diǎn)，其展示了極性互補(bǔ)的堆疊“納米片”結(jié)構(gòu)制成的CFET晶體管，擁有四個(gè)軌道單元，每個(gè)大約在1.5nm左右。IMEC還指出，在近十年間，大量的技術(shù)革新和信息流動(dòng)帶動(dòng)了整個(gè)產(chǎn)業(yè)發(fā)展。

　　IMEC正在尋找用于MOS管通道的新型材料WSi2（圖2），IEEE報(bào)道稱IMEC在300mm晶圓產(chǎn)線成功制造出了這種MISFET管芯片。

　　2015年發(fā)布的舊版International Technology Roadmap for Semiconductors（ITRS）最后預(yù)測(cè)，到2021年，硅CMOS晶體管的電流最大只有約1500?A/mm。Nature期刊引用了這篇文章，并重新預(yù)測(cè)了2021年的目標(biāo)。圖3比較了舊版與最新的官方路線圖。

　　圖3：從體硅MOSFET到二維MISFET。（圖片來(lái)源：Nature）

      ITRS已被能夠更全面描繪微電子技術(shù)發(fā)展的

　　International Roadmap for Devices and Systems（IRDS）所取代。舊的ITRS團(tuán)隊(duì)長(zhǎng)期以來(lái)一直使行業(yè)保持在繼有軌道上發(fā)展，但這并不是說(shuō)不能對(duì)它進(jìn)行調(diào)整以迎接新的挑戰(zhàn)。

　　最新版IRDS在2020年發(fā)布可謂相當(dāng)及時(shí)。許多老朋友因?yàn)镮RDS又重新聚在了一起，還是熟悉的模式，但是對(duì)舊工作組進(jìn)行了一些調(diào)整。我們最感興趣的是深度摩爾（More Moore）和超越CMOS（Beyond CMOS）的路線圖。

　　我們可以從最新的深度摩爾來(lái)看一看預(yù)測(cè)結(jié)果是否正確，傳統(tǒng)CMOS的最大導(dǎo)通電流應(yīng)略高于1700?A/?m。如果使用之前的ITRS路線圖，新材料驅(qū)動(dòng)電流數(shù)字更讓人滿意，所以之前是低估了硅材料的實(shí)力。這里只是將新型二維材料與常規(guī)技術(shù)進(jìn)行比較，因此數(shù)據(jù)非常接近。

　　到目前為止，一切都還說(shuō)得通，但我們還是要了解IRDS BC（超越CMOS）技術(shù)人員是怎么想的。畢竟我們不想像從前的人一樣，想當(dāng)然地就認(rèn)為地球是平的。

　　一些人預(yù)測(cè)目前的技術(shù)會(huì)被淘汰，他們認(rèn)為2028年將使用二維材料，這也是“1.5nm”節(jié)點(diǎn)的時(shí)間軸。

　　電流密度不會(huì)說(shuō)謊

　　2D transistor review的作者提出，許多用于確定新材料適用性或衡量新材料發(fā)展進(jìn)度的指標(biāo)可能阻礙了半導(dǎo)體材料的發(fā)展。究其根本，還是性能決定一切，而不是看這些材料制造的器件的某些物理屬性是否能打破實(shí)驗(yàn)室的世界紀(jì)錄。

　　許多用于確定新材料適用性的指標(biāo)可能阻礙了半導(dǎo)體材料的發(fā)展，因?yàn)槠骷阅苤陵P(guān)重要——很多材料制造出的器件的某些物理性質(zhì)不可能打破實(shí)驗(yàn)室的世界紀(jì)錄。

　　對(duì)于實(shí)際應(yīng)用中的縮放技術(shù)，功耗、性能、面積和成本（P-P-A-C）缺一不可。只有在各種因素達(dá)到工程平衡的前提下，新的晶體管設(shè)計(jì)和材料才能投入批量生產(chǎn)。

　　電流驅(qū)動(dòng)能力是衡量晶體管的重要性能指標(biāo)之一，就是我們所說(shuō)的飽和驅(qū)動(dòng)電流，其基準(zhǔn)測(cè)量值為，在半導(dǎo)體行業(yè)以μA/μm為單位來(lái)測(cè)量。Duan和合作者提到，其他常見(jiàn)指標(biāo)，如遷移率（？）和接觸電阻（Rc），可能無(wú)法說(shuō)清問(wèn)題。具體地說(shuō)，這兩個(gè)數(shù)據(jù)點(diǎn)有可能導(dǎo)致“模棱兩可甚至相互矛盾的結(jié)論”。研究人員列舉了一些報(bào)道，稱高遷移率或低接觸電阻并不能表明是高的驅(qū)動(dòng)電流。

　　重點(diǎn)是什么？

　　這篇Nature文章認(rèn)為耗費(fèi)精力改善遷移率或接觸電阻沒(méi)什么意義，研究人員往往為了解釋晶體管獲得的電流密度而絞盡腦汁進(jìn)行器件建模。Duan及其同事希望使用同一個(gè)指標(biāo)來(lái)比較二維晶體管與傳統(tǒng)技術(shù)，以衡量下一代的高性能產(chǎn)品。不過(guò)，二維晶體管目前得到的最好數(shù)據(jù)是傳統(tǒng)硅晶體管的一半左右（或更少，具體取決于使用什么TMD材料）。

　　潛力與挑戰(zhàn)

　　縮小硅通道的問(wèn)題在于，隨著厚度的減小（目前采用5nm技術(shù)，未來(lái)基體厚度將小于3nm），遷移率會(huì)迅速下降。因此，TMD二維材料將比硅更具競(jìng)爭(zhēng)優(yōu)勢(shì)，在1nm厚度以下可以輕松維持遷移率。

　　我們又在考慮遷移率了。奇怪吧？

　　我們來(lái)看一下硅。平心而論，這種半導(dǎo)體材料具有良好的特性，它的機(jī)制眾所周知，硅薄層中遷移率下降及其背后的原因大家都能接受。

　　人們對(duì)二維材料的認(rèn)識(shí)還不全面。不過(guò)，材料層的厚度已漸漸接近單原子厚度，遷移率的值卻保持不變，這證明了人們對(duì)二維材料的理解大體正確。根據(jù)二維材料在未來(lái)技術(shù)節(jié)點(diǎn)中所具備的物理優(yōu)勢(shì)來(lái)看，這樣的材料可以用于生產(chǎn)。

　　但是，IRDS路線圖中提出的2028年將開(kāi)始采用二維材料，在這之前肯定仍然存在很多問(wèn)題。

　　二維晶體管的最佳飽和驅(qū)動(dòng)電流取決于四個(gè)主要因素：本征材料特性、接觸電阻、半導(dǎo)體-介質(zhì)界面和散熱。圖4顯示了理想二維MISFET的四個(gè)關(guān)鍵要素。

　　在當(dāng)前技術(shù)中，晶體管是利用重?fù)诫s的源極和漏極區(qū)域來(lái)將接觸電阻降至最低的。但二維晶格不能用這種方法，因?yàn)樗挥幸粋€(gè)原子那么厚。新器件需要一種新方法。現(xiàn)在已經(jīng)提出了幾種新的觸點(diǎn)技術(shù)，并對(duì)邊緣觸點(diǎn)法進(jìn)行了演示，還涉及既有潛力又有趣但還未經(jīng)驗(yàn)證的橫向金屬-半導(dǎo)體異質(zhì)結(jié)構(gòu)。

　　Duan及同事則認(rèn)為另一種有趣的新技術(shù)最有希望——直接的范德華（VDW）觸點(diǎn)，這種技術(shù)可提供干凈的界面和可調(diào)節(jié)的金屬半導(dǎo)體勢(shì)壘。Nature雜志的另一篇在線文章“2D Materials and Applications”更詳細(xì)地介紹了VDW觸點(diǎn)。

　　當(dāng)所設(shè)計(jì)的器件厚度大約為一層一個(gè)至幾個(gè)原子時(shí)，設(shè)計(jì)的成功明顯依賴于是否選擇了合適的襯底材料。需要考慮的一個(gè)主要因素是熱性能，氮化硼（BN）具有較好的熱性能，還能提供較高的界面質(zhì)量，這反過(guò)來(lái)有助于二維晶體高-K柵極電介質(zhì)的集成。

　　圖4：理想二維MISFET的四個(gè)關(guān)鍵要素。（圖片來(lái)源：Nature）

      盡管在關(guān)鍵領(lǐng)域已取得了很大的進(jìn)步，但通道材料、觸點(diǎn)、電介質(zhì)、熱界面和器件幾何結(jié)構(gòu)未能同步得到優(yōu)化。

　　要做的事還有很多，時(shí)間卻很緊。只有等到三星或臺(tái)積電宣布的那一天，才能真正知道誰(shuí)是“1.5nm”工藝的最終贏家。值得一提的是，SAIT為此做出了重大貢獻(xiàn)。

　　接下來(lái)，Duan及其合著者研究了新材料“從實(shí)驗(yàn)室進(jìn)入代工廠”的情況。

　　盡管氮化硼所顯示的特性極其適用于生產(chǎn)300mm襯底，但在這種尺寸上沉積TMD多數(shù)時(shí)候都會(huì)產(chǎn)生多晶而不是所需的單晶材料。

　　許多二維材料與堆棧中相鄰層的粘合性較差，在加工過(guò)程中容易發(fā)生化學(xué)腐蝕，從而導(dǎo)致制造過(guò)程之中或之后發(fā)生層的剝落和器件故障。

　　我們暫且把這個(gè)主要的絆腳石放在一邊。問(wèn)題已經(jīng)夠嚴(yán)重了，就沒(méi)必要再散布悲觀情緒了。

　　代價(jià)幾何？

　　臺(tái)積電或三星將是未來(lái)新材料或新器件先進(jìn)技術(shù)的踐行者，我們目前還不知道他們的計(jì)劃是什么，但是他們?cè)诠に嚰煞矫娴淖吭奖憩F(xiàn)可能會(huì)推動(dòng)二維晶體管的使用。

　　Nature文章的作者們意識(shí)到，二維晶體管需要“殺手級(jí)應(yīng)用”才能投入生產(chǎn)——這是硅晶圓生產(chǎn)中資深玩家和巨額投資的老套了。作者認(rèn)為，在可預(yù)見(jiàn)的未來(lái)，二維半導(dǎo)體不太可能完全取代硅。我不確定這里“可預(yù)見(jiàn)”指的是何時(shí)，因?yàn)?028年轉(zhuǎn)眼就會(huì)到來(lái)。

　　答案可能在于3D集成。與通常出現(xiàn)在“超越摩爾（More than Moore）”解決方案中的3D系統(tǒng)集成不同，這里指的是真正的單片式3D集成電路。“由于二維晶體本身具有自立性和無(wú)懸空鍵特性，因此非常適合多層集成。”采用二維器件的一個(gè)主要問(wèn)題是襯底，將它們堆疊在傳統(tǒng)的硅前端可能可以克服這一挑戰(zhàn)。

　　二維材料能夠在比硅前端更低的溫度下生產(chǎn)，而且二維材料可以采用目前的生產(chǎn)線后端（BEOL）金屬化工藝。除了能夠在同一晶圓襯底上提供有源電路層堆疊，集成到BEOL中還有另一個(gè)好處——就像IMEC所展示的晶體管那樣，二維通道的背柵功能可以直接集成進(jìn)這個(gè)流程（圖5）。

　　圖5：集成到標(biāo)準(zhǔn)金屬化工藝中的IMEC背柵二維晶體管。（圖片來(lái)源：IEEE）

      二維技術(shù)另一種可能的應(yīng)用是柔性電子器件。柔性器件通常采用有機(jī)半導(dǎo)體，其性能比采用二維材料要低好幾個(gè)數(shù)量級(jí)。二維材料具有高性能和靈活性，“柔性、可折疊或適應(yīng)不規(guī)則表面”的高速電路適合多種新的應(yīng)用。

　　盡管面臨挑戰(zhàn)，Duan和他的合著者相信，從理論上講，沒(méi)有任何障礙可以阻止集成電路晶體管在工業(yè)領(lǐng)域使用二維材料。

　　未來(lái)使用二維晶體管看來(lái)是大勢(shì)所趨。如果在幾年前，這樣徹底的改變是不可想象的。

　　快速看一下技術(shù)路線圖和所做的預(yù)測(cè)可以發(fā)現(xiàn)，在未來(lái)幾年中，集成電路技術(shù)將發(fā)生巨大的變化，因此，二碲化鉬這樣的材料不斷被提及就并不奇怪了。

　　當(dāng)然，總有很多大事情會(huì)超出人們的預(yù)期。接下來(lái)是什么？如果我們一直降低維度，那么二維將降到一維。其中一項(xiàng)技術(shù)預(yù)言就是一維的碳納米管晶體管。

　　必須承認(rèn)，變化將是半導(dǎo)體技術(shù)領(lǐng)域永恒的主題。