基于負反饋技術(shù)的嵌套式直流失調(diào)消除電路
2021年電子技術(shù)應(yīng)用第5期
張芳玲1，雷倩倩1，張旭東1，李 弦2，李連碧1
1.西安工程大學(xué) 理學(xué)院，陜西 西安710000；2.深圳市紐瑞芯科技有限公司，廣東 深圳518000
摘要： 基于UMC 40 nm CMOS工藝，設(shè)計了一種帶有直流失調(diào)消除電路(DCOC)的可編程增益放大器(PGA)，該PGA采用閉環(huán)電阻反饋結(jié)構(gòu)，由兩級增益單元級聯(lián)構(gòu)成。DCOC電路基于傳統(tǒng)的直流負反饋結(jié)構(gòu)，針對多級級聯(lián)的方式，提出了一種嵌套式反饋方法，可降低電路功耗和面積。仿真結(jié)果表明，DCOC在0-52 dB的增益變化范圍內(nèi)高通截止頻率恒為10 kHz，相對抑制度恒為50 dB，且在0 dB時可矯正的最大輸入失調(diào)量為110 mV。與傳統(tǒng)設(shè)計方法相比，DCOC的面積減小近一半。
中圖分類號： TN722
文獻標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.201136
中文引用格式： 張芳玲，雷倩倩，張旭東，等. 基于負反饋技術(shù)的嵌套式直流失調(diào)消除電路[J].電子技術(shù)應(yīng)用，2021，47(5)：50-53，58.
英文引用格式： Zhang Fangling，Lei Qianqian，Zhang Xudong，et al. A nested DC offset cancellation circuit based on negative feedback technique[J]. Application of Electronic Technique，2021，47(5)：50-53，58.
文獻標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.201136
中文引用格式： 張芳玲，雷倩倩，張旭東，等. 基于負反饋技術(shù)的嵌套式直流失調(diào)消除電路[J].電子技術(shù)應(yīng)用，2021，47(5)：50-53，58.
英文引用格式： Zhang Fangling，Lei Qianqian，Zhang Xudong，et al. A nested DC offset cancellation circuit based on negative feedback technique[J]. Application of Electronic Technique，2021，47(5)：50-53，58.
A nested DC offset cancellation circuit based on negative feedback technique
Zhang Fangling1，Lei Qianqian1，Zhang Xudong1，Li Xian2，LI Lianbi1
1.School of Science，Xi′an Polytechnic University，Xi′an 710000，China； 2.Shenzhen Niureixin Technology Co.，Ltd.，Shenzhen 518000，China
Abstract： Based on the UMC 40 nm CMOS process, a programmable gain amplifier(PGA) with DC offset cancellation circuit(DCOC) is designed. The PGA adopts a closed-loop resistance negative feedback structure and consists of a cascade of two gain units. DCOC circuit is based on the traditional DC negative feedback structure, a nested feedback method is proposed to reduce the power consumption and area of DCOC circuit. The simulation results show that within the gain variation control range of 0～52 dB, the high pass cutoff frequency and the relative inhibition degree of DCOC are constant at 10 kHz and 50 dB,and the maximum correctable input misalignment at 0 dB is 110 mV. Compared with the traditional design method, the area of DCOC has been reduced by almost half.
Key words : DC offset cancellation；nested feedback；programmable gain amplifier
0 引言
隨著可編程增益放大器(Programmable Gain Amplifier，PGA)放大倍數(shù)的增大，尤其在給接收鏈路提供較大增益時[1-3]，直流失調(diào)的問題就越來越嚴(yán)重，使得下一級電路處于飽和狀態(tài)。因此，必須使用直流失調(diào)消除電路來解決這一問題。常見的直流失調(diào)消除技術(shù)有四種，一是交流耦合法[4-5]，為了得到低的高通截止頻率，需要很大的電阻電容，占用面積大，不易集成；二是數(shù)字消除技術(shù)[6-8]具有極低的高通截止頻率，分辨率低，需要額外的量化器和數(shù)模轉(zhuǎn)換器，電路實現(xiàn)較復(fù)雜；三是前饋消除技術(shù)[9-10]，由于器件的不匹配等因素，兩路的增益不完全相同且這種方法功耗較大；四是直流負反饋消除方法[11-15]，這種方法解決了交流耦合所需要的大電容和數(shù)字消除電路的復(fù)雜性以及前饋消除方法存在的問題。直流負反饋消除技術(shù)如圖1所示，電阻R、電容C和放大器B組成反饋通路，將輸出端out檢測到的直流失調(diào)信號轉(zhuǎn)換成電壓或電流反饋到輸入端in，從而消除直流失調(diào)。
本文詳細內(nèi)容請下載:http://www.shi-ke.cn/resource/share/2000003521
作者信息:
張芳玲1，雷倩倩1，張旭東1，李 弦2，李連碧1
(1.西安工程大學(xué) 理學(xué)院，陜西 西安710000；2.深圳市紐瑞芯科技有限公司，廣東 深圳518000)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。