從2019年開始，晶圓廠就開始有限度地將極紫外（EUV）光刻技術用于芯片的大批量制造（HVM）。在當時，ASML的Twinscan NXE系列光刻機能夠滿足客戶的基本生產需求，然而整個EUV生態系統卻還沒做好所有的準備，其中影響EUV的因素之一就是缺少用于光掩模的防護膜（protective pellicles for photomasks），這限制了EUV工具的使用并影響了產量。
幸運的是，由于最近推出了可用于生產的EUV防護膜，因此防護膜的狀況終于得到了改善，而且情況有望在未來幾年得到改善。
近年來，憑借其Twinscan NXE EUV光刻工具取得了長足進步，ASML改善了EUV光刻機的光源性能，可用性時間和生產率。其業界同行也做了很多工作，以使使用EUV設備的大批量制造（HVM）成為可能。盡管如此，EUV生態系統仍需要進一步發展。半導體供應鏈面臨EUV的最臭名昭著的挑戰之一就是防護膜（pellicles ）的開發，在兩年前，這種防護木（pellicles ）還沒有面世，這也就是為什么TSMC和Samsung Foundry必須發明如何使用沒有保護膜的EUV掃描儀的方法。
A 16nm TSMC Pellicle With Reticle
薄膜（Pellicle）通過將其與可能落在其表面上的顆粒隔離開，從而在芯片生產流程中保護6×6英寸光掩模（掩模版），否則在這個過程中可能會損壞它們或在生產中給晶圓造成缺陷。每個EUV工具的reticle要花費30萬美元，因此芯片制造商迫切希望能找到新的方法保護它們的晶圓免受微粒甚至EUV輻射本身的損害，因為這樣可以降低成本。同時，降低與收益率相關的風險也許更為重要。
與此同時，對薄膜（pellicles）的需求則根據制造商和所用光掩模的類型而有所不同。英特爾以其大的CPU裸片而聞名，它傾向于使用單裸片，這意味著粒子引入的僅一個掩模缺陷會自動殺死整個裸片。同時，如果使用25個die的光掩模，粒子加法器將“僅”導致產率降低4％（一個死die），這就是為什么對于較小的芯片和多die的光掩模，無需使用防護膜（pellicles）即可擺脫困境的原因。
在得知沒有人能夠保證超復雜的EUV掃描儀100％不含有害顆粒后，該行業開始為EUV工具開發保護膜，這是相對較晚的時間，這就是為什么它們在2019年尚未準備就緒的原因。
與深紫外線（DUV）光刻設備一起使用的光掩模膜盒是常見且便宜的。相比之下，由于EUV的光掩模與DUV的光掩模不同（EUV掩模本質上是250到350 nm厚的堆疊，在基板上具有40到50個交替的硅和鉬交替層），因此這種標線的防護膜也大不相同。特別是，極紫外光的波長非常短，這意味著其防護膜有許多要求，使其不易生產且價格昂貴。EUV防護膜必須非常薄，不應影響掩模版的反射特性，應具有較高的透射率（透射率越高，掃描儀的生產率越高），應維持較高的EUV功率水平并承受極端溫度（從600?C至1,000?C的未來）。
IMEC的Emily Gallagher說：“大多數材料在13.5nm EUV波長上都具有非常強的吸收能力，即使選擇了大多數EUV透明材料，其膜也必須非常薄才能達到90％的透射率。”“這種薄膜通常不能保持足夠的強度，無法在所需的尺寸下獨立放置。此外，EUV掃描儀的環境與許多材料不兼容，會使防護膜經受抽氣－排氣循環的作用。”
根據SemiEngineering的說法，迄今為止，已經出現了許多EUV防護膜選項包括：
ASML于2019年推出了首款EUV防護薄膜，并將該技術授權給三井化學，該公司計劃在2021年第二季度開始批量銷售。此后，ASML改進了防護薄膜；
Imec已公開了其基于碳納米管的防護膜的測試結果；
Graphene Square, Freudenberg Sealing Technologies （FST）和一些大學正在開發自己的防護膜；
到目前為止，只有ASML設法為實際可用的EUV工具創建了商業上可行的防護膜。ASML的防護膜基于厚度為50 nm的多晶硅。早在2016年，他們就展示了在模擬175W光源上的78％的傳輸率。目前，ASML可以出售透射率達88％的防護膜。不久之后，三井將開始大量供應此類防護膜。
ASML推出的，由金屬硅化物制成的最新原型展示了90.6％的透射率，0.2％的不均勻性以及在400W光源下反射率小于0.005％的情況。
ASML防護薄膜產品經理Raymond Maas在接受Bits＆Chips.nl采訪時說：“此次升級支持我們的路線圖，最終將使電源功率高達400瓦。” “在該功率水平下，薄膜被加熱到600?C，而多晶硅則無法承受。”
相比之下，Imec的原型防護膜的透射率為97.7％。實際上，從長遠來看，當可以使用更高級的光源時，將需要更復雜的防護膜，這就是Imec基于碳納米管的防護膜將發揮作用的地方。
“很少有材料具有超過90％的高EUV透射率的潛力，甚至更少的材料可以同時兼容超過600W的EUV功率。此外，防護膜必須堅固，才能懸掛在大面積的光罩上（？ 110mm x 140mm），”來自Imec的研究人員Joost Bekaert說。
不幸的是，目前尚不清楚Imec的基于碳納米管的防護膜何時準備就緒。
現在，臺積電（TSMC）和三星（Samsung Foundry）發明了使用EUV光刻工具生產較小芯片的多die掩模，而不需要防護膜的方法，但是這種方法存在風險，因為任何顆粒添加劑都可能成為導致產量下降的缺陷。此外，這樣的方法對于較大的芯片和單die光掩模來說是有風險的，因此，防護膜對于使用EUV工具制造大型die至關重要。也就是說，無論光掩模的尺寸大小如何，都需要使用防護膜來提高EUV產量并降低整個領域的風險。
總體而言，EUV防護膜的使用和改進將是一個循序漸進的過程。由ASML開發和制造的初始防護膜，不久將由三井制造，足以滿足當今的某些需求，但其透射水平仍有改進的空間，這由ASML和Imec的下一代原型證明。由于這些機器將擁有更強大的光源，因此也需要更好的防護膜來應對未來的掃描儀。但是，由于這樣的防護膜具有許多無可爭議的優點，它們將被芯片制造商使用，因為即使以一些生產率為代價，它們也可以幫助提高產量。