0 引言

    隨著高速數(shù)據(jù)總線(xiàn)在嵌入式信號(hào)處理領(lǐng)域的廣泛使用，嵌入式系統(tǒng)歷經(jīng)了從并行總線(xiàn)PCI、CPCI、VME、VXS，到高速串行總線(xiàn)CPCIe、VPX的演進(jìn)。特別是自2006年VITA46系列VPX基本標(biāo)準(zhǔn)規(guī)范發(fā)布以來(lái)，VITA組織此后又陸續(xù)發(fā)布了VITA48 REDI加固增強(qiáng)機(jī)械設(shè)計(jì)規(guī)范，對(duì)VPX結(jié)構(gòu)加固和散熱進(jìn)行了規(guī)范，解決了由于模塊性能提高帶來(lái)的功耗增加問(wèn)題并提供了相應(yīng)的風(fēng)冷和加固導(dǎo)冷措施；而VITA65 OpenVPX規(guī)范進(jìn)一步對(duì)VPX的機(jī)械尺寸、供電方式、散熱方式和通信協(xié)議進(jìn)行了規(guī)定，并補(bǔ)充了背板、模塊等的標(biāo)準(zhǔn)架構(gòu)，真正成為了一種具有開(kāi)放式架構(gòu)的信號(hào)處理平臺(tái)。最新的VPX規(guī)范已更新至VITA65.1^[1]。

    VPX由于其平臺(tái)靈活性、更高的傳輸帶寬和靈活的交換能力，得到了廣泛的推廣，而VPX之所以具有如此強(qiáng)大的通信帶寬和交換能力，其核心在于其采用了高速串行數(shù)據(jù)總線(xiàn)。高速串行總線(xiàn)以低壓差差分信號(hào)傳輸，可通過(guò)單線(xiàn)1x或多線(xiàn)2x、4x、8x、16x等方式傳輸，且單線(xiàn)傳輸速率可覆蓋1.25 Gb/s~12.5 Gb/s以上^[2]。當(dāng)數(shù)據(jù)信號(hào)傳輸速率達(dá)到Gb/s數(shù)量級(jí)以上后，高速信號(hào)完整性設(shè)計(jì)就是不可忽略的了，而如何對(duì)高速機(jī)箱背板的信號(hào)完整性進(jìn)行測(cè)試驗(yàn)證，將是決定系統(tǒng)和設(shè)備是否可以可靠使用的關(guān)鍵^[3]。

    針對(duì)這一問(wèn)題，傳統(tǒng)的信號(hào)完整性測(cè)試方法，需要若干臺(tái)價(jià)格昂貴的儀器設(shè)備測(cè)試，價(jià)格超過(guò)百萬(wàn)元，還只能每次測(cè)試一對(duì)信號(hào)線(xiàn)，測(cè)試效率低。本文針對(duì)VPX高速背板的特征，提出了一種低成本的VPX背板高速串行總線(xiàn)測(cè)試方法，可方便地一次性對(duì)多根高速信號(hào)線(xiàn)進(jìn)行物理層、鏈路層、協(xié)議層測(cè)試，更加貼近實(shí)際使用環(huán)境，既靈活又節(jié)約了成本。

本文詳細(xì)內(nèi)容請(qǐng)下載:http://www.shi-ke.cn/resource/share/2000003024

作者信息:

馬力科

(中國(guó)電子科技集團(tuán)公司第十研究所，四川 成都610036)