0 引言

    近年來，隨著物聯網(Internet of Things，IoT)設備的快速發展及普及，對于應用于物聯網設備的芯片提出了越來越多的設計要求。典型的物聯網設備一般由鋰電池供電，且為了減小維護成本，通常要求物聯網設備具有較高的續航時間，因此超低功耗成為IoT芯片的首要設計目標。IoT芯片通常具有較高的集成度，內部的模擬電路部分通常集成了LDOs(Low Dropout Regulators)、ADCs(Analog-to-Digital Converters)及DACs(Digital-to-Analog Converters)等模塊，上述模塊通常都需要高精度的電壓基準源^[1-2]。

    典型的電壓基準源為帶隙電壓基準源，具有良好的工藝穩定性及較低的溫度系數^[3-4]。但對于超低功耗物聯網芯片而言，帶隙基準源內部通常不可避免地使用了低溫漂、低單位阻值的多晶硅電阻，從而使得如果需要降低功耗只能增大芯片面積。典型的帶隙基準功耗處于微安級^[3-4]。全CMOS電壓基準源克服了帶隙電壓基準源功耗過大的問題，但自偏置電流源使得電流消耗處于納安級^[5-6]。

    近些年文獻[7-10]中介紹了幾種皮安級的電壓基準源。為了分析這幾種皮安級電壓基準源的原理及優缺點，本文選取了文獻[7]中的電路作為典型電路進行分析。文獻[7-10]的電路結構及原理基本相同，都是利用不同閾值電壓器件的閾值電壓差得到基準電壓。區別在于文獻[7]中采用的是不同柵氧化層厚度的MOS管；文獻[8]中的電路采用了自然MOS管（閾值電壓約為0）；文獻[9]雖然采用的是同一種類型的MOS管，但是利用的是短溝道效應造成的同種類型的MOS管閾值電壓不同的特性；文獻[10]中控制PMOS的體電壓進而改變PMOS管的閾值電壓實現了兩種PMOS閾值電壓不同。文獻[7-10]中的電壓基準源雖然可以實現較低的溫度系數并消耗極低的工作電流，但是對于應用于數模混合集成電路中的基準電壓源來說，抑制電源噪聲的能力同樣重要。對于大信號與小信號電源噪聲抑制的能力通常用線性調整率(Line Regulation，LR)與電源抑制比(Power Supply Rejection Ratio，PSRR)來表示。然而，文獻[7-10]中，最好的線性調整率為3 100 ppm/V，最好的低頻PSRR為-64 dB@≤100 Hz。上述性能對于要求基準電壓有高電源抑制能力的系統來說明顯不足。針對此問題，本文在上述電路基礎上設計了一種新型的自穩壓型皮安級電壓基準源，可以實現較好的線性調整率與PSRR性能。

1 傳統2M電壓基準

    文獻[7-10]中給出了四種皮安級電壓基準源。這四種電壓基準源的工作原理基本相同：都是利用MOS管的漏電流特性實現皮安級的極低工作電流；采用不同閾值電壓MOS管的閾值電壓差實現相應的基準電壓輸出。其中以文獻[7]中的雙MOS管（two-MOSFET，2M）電壓基準電路較為典型，因此本節對該電路進行分析。

    文獻[7]中的2M電壓基準電路如圖1所示。M_N1是柵源短接的對應工藝下的常規閾值電壓隔離型NMOS管，M_N2是二極管連接的對應工藝下的高閾值電壓NMOS管。

1.1 溫度補償原理

    首先分析該2M電壓基準的溫度補償原理。對于偏置在亞閾值區的MOS管來說，漏極電流I_D與柵源電壓V_GS之間的關系可以表示為^[8]：

其中μ是載流子遷移率，C_OX是單位面積的柵氧化層電容，K是MOS管的寬長比，V_T=k_BT/q是熱電勢，k_B是玻爾茲曼常量，T是絕對溫度，q是電子電荷量，V_TH是閾值電壓，η是亞閾值斜率因子。上述這些參數中，載流子遷移率μ及閾值電壓V_TH是關于溫度的函數，其他參數是基本與溫度無關的常量。另外，對于同種工藝下不同閾值電壓的MOS器件，這里用V_TH1表示常規閾值電壓的MOS管，V_TH2表示高閾值電壓的器件；C_OX1與C_OX2分別表示常規MOS管與高閾值電壓MOS管的單位面積柵氧化層電容；η₁與η₂分別表示常規MOS管與高閾值電壓MOS管的亞閾值斜率因子。根據參考文獻[8]，當V_DS大于200 mV時，由于式(1)中的最后一項造成的誤差只有0.03%，因此式(1)可以簡化為^[8]：

    因為極低的工作電流，圖1中的M_N1與M_N2都工作在亞閾值區。忽略寄生二極管的泄漏電流，流過M_N1的電流與流過M_N2的電流相等，即：

1.2 線性調整率與PSRR

    上述2M電壓基準源的線性調整率主要受到以下兩個因素影響：(a)漏致勢壘降低(Drain-Induced Barrier Lowering，DIBL)效應。相對于大的電源變化來說，輸出基準電壓的變化可以忽略，因此M_N1的漏-源電壓變化等價于電源電壓變化。由于DIBL效應，工作電流隨漏-源電壓變化而變化，進而影響基準電壓。(b)柵致漏極泄漏(Gate-Induced Drain Leakage，GIDL)效應。圖1中M_N1柵-源短接，即M_N1的柵-漏電壓變化與M_N1的柵-漏電壓變化相同，因此由于GIDL效應，工作電流隨漏-源電壓變化而變化，進而影響基準電壓。圖1中的2M電壓基準的線性調整率可以用式(9)表示：

其中r₁、r₂、c₁及c₂分別為M_N1的等效導通電阻、M_N2的等效導通電阻、M_N1的等效寄生電容、M_N2的等效寄生電容與負載電容的總電容。由于M_N2為二極管連接方式，通常情況下r₁遠大于r₂，因此可以獲得不錯的低頻PSRR。但是在大部分CMOS工藝中，該低頻PSRR集中于-40 dB附近^[7-10]。進一步提高低頻PSRR的方法可以嘗試通過增大MOS管的溝道長度，但是僅能提升若干dB的性能，且版圖面積會急劇增加。極點p₁的位置一般高于零點z₁，因此該類型電壓基準的PSRR在高頻范圍內會惡化。提高高頻范圍內的PSRR的方法可以通過增加負載電容的大小，以盡可能使p₁靠近z₁。

2 本設計的5M電壓基準

    針對文獻[7-10]中的電壓基準源線性調整率與低頻PSRR性能較差的問題，本文在文獻[7]中的電路的基礎上設計了一種新型的五MOS管(Five-MOSFET，5M)電壓基準源，如圖2所示。應用自穩壓技術，本設計的5M電壓基準源可以大大提高其線性調整率與低頻PSRR的性能。

    如圖2所示，M_N1和M_N2與圖1中的器件對應。M_N3與M_N2組成電流鏡，復制流過M_N2的電流。M_P2與M_P1是兩個PMOS晶體管。各個晶體管的尺寸如圖2的標注所示。1.2節分析了2M電壓基準線性調整率與低頻PSRR較差問題的原因是M_N1的漏-源/柵電壓隨電源電壓變化而變化，進而影響工作電流并惡化輸出基準電壓。換句話說，如果M_N1的漏-源/柵電壓幾乎不隨電源電壓變化而變化，理論上可以獲得非常高的線性調整率與低頻PSRR性能。一般的高性能電壓基準源常采用預穩壓結構，即采用兩級串聯的方式來隔離電源噪聲，使得第二級的供電電壓幾乎不隨電源電壓變化而變化，但是預穩壓結構會消耗額外的電源裕度，使得其不適用于低電源電壓供電的系統中。如果將M_N1的漏-源/柵電壓鉗位在一個不隨電源電壓變化而變化的電壓上，則可以獲得較高的電源抑制性能。

    在本設計中，采用一種新型的結構：將2M基準源的工作電流(I_D0)復制，并流過一個PMOS晶體管M_P1，該晶體管的柵-源電壓作為M_N1的漏-柵/源鉗位電壓，本文中稱該結構為自穩壓結構。首先假設電源電壓有一個大的變化，如果I_D0出現一個較小的變化量，且電流鏡的復制能力較好(I_D0=I_D1)，則V_SGP1(M_P1的柵源電壓)有一個很小的變化量(相對于電源電壓的變化量)，該變化量會進一步削減I_D0的變化量，即使得I_D0穩定，進而使得輸出基準電壓V_REF穩定。上述負反饋過程使得基準電壓V_REF幾乎不隨電源電壓變化而變化。實際上，電源電壓的變化會引起MN3的漏-源電壓變化(V_DSN3=V_DD-V_SGP1-V_SGP2，相對于V_DSN3，可以假設V_SGP1與V_SGP2幾乎不變)，進而由于DIBL效應與GIDL效應，I_D1隨電源電壓增大而輕微增大。

    本設計的5M電壓基準的線性調整率可以近似表示為：

其中LR₀為由M_N1與M_N2構成的2M電壓基準源的線性調整率。為了驗證該公式，本文首先在本設計采用的0.18 μm工藝下仿真了2M電壓基準源(參數如圖2標注所示)的線性調整率。電源電壓范圍為1.0 V～2.0 V，得到LR₀=6 950 ppm/V。將LR₀帶入式(11)，可以得到預測的線性調整率為48.3 ppm/V。第3節中會給出實際的5M電壓基準源線性調整率的仿真結果，可以看到仿真后的線性調整率為33.7 ppm/V，與預測值較為接近。

    5M電壓基準源位于低頻段(≤1 Hz)的PSRR特性可以簡單表示為：

    2M電壓基準源仿真后的低頻PSRR為-47 dB@≤1 Hz，代入式(12)，可以得到預測的低頻PSRR(≤1 Hz)為-94 dB。第3節中會給出實際的5M電壓基準源PSRR的仿真結果，可以看到仿真后的PSRR為-92 dB@≤0.01 Hz，與預測值較為接近。由于極低的工作電流，主極點位置低于1 Hz，因此1 Hz附近的PSRR比0.01 Hz處的PSRR稍差。

    式(7)給出了得到最低溫度系數的條件。在特定工藝條件下，要滿足該條件，M_N1與M_N2的尺寸之比必須處于設定為一個特定的值。但是在實際的CMOS工藝中，工藝波動要求該特定的值可以調整以得到最低的溫度系數。圖2的右上角是M_N1的3位修調電路，雖然增加修調位數可以增加修調精度，但是MOS開關帶來的漏電反而會惡化溫度系數。

3 仿真與討論

    基于0.18 μm CMOS工藝，本設計的5M電壓基準源的版圖如圖3所示。版圖面積為90 μm×60 μm，其中隔離型NMOS晶體管(MN1)及負載電容占據了較大的版圖面積。

    圖4(a)～(c)分別給出了修調后本設計的5M電壓基準源在TT、FF、FS、SS及SF五種工藝角下的輸出基準電壓后仿真后的溫度特性曲線。仿真溫度范圍為0 ℃～120 ℃，電源電壓恒定為1.0 V。TT、FF、FS、SS及SF五種工藝角下的溫度系數分別為31.5 ppm/℃、53.3 ppm/℃、31.3 ppm/℃、45.1 ppm/℃及44.2 ppm/℃。圖4(d)給出了本設計的5M電壓基準源在電源電壓處于1.0 V～2.0 V范圍內輸出基準電壓的曲線。電源電壓從1.0 V變化到2.0 V，基準電壓僅變化16 μV，對應的線性調整率為33.7 ppm/V。圖4(e)給出了本設計的5M電壓基準源的PSRR特性。0.01 Hz處，該基準源的PSRR達到了-92 dB；100 Hz處，該基準源的PSRR仍然有-62 dB。圖4(f)給出了該電壓基準源的啟動波形。由于極低的工作電流及較大的負載電容，該電壓基準源的啟動時間較長，達到了51 ms。圖4(g) 給出了該電壓基準源的噪聲譜密度特性。0.1 Hz到10 Hz范圍內，等效輸出噪聲為10.1 μV；1 Hz處的噪聲密度為4.5 μV/√Hz。圖5(h)～(i)分別給出了本設計的電壓基準源的基準電壓及溫度系數的500次蒙特卡洛仿真結果。基準電壓的平均值為482.9 mV，溫度系數的平均值為39.2 ppm/℃。

    表1給出了本設計的5M電壓基準源與文獻中的皮安級電壓基準源的性能對比。與文獻[7-8，10]相比，在實現了同等數量級的溫度系數、電流消耗、版圖面積基礎上，本設計的電壓基準源的線性調整率至少提高了98.9%，低頻PSRR(100 Hz處）至少提升了-14 dB。與文獻[9]相比，線性調整率提升了99.8%，低頻PSRR(0.01 Hz處)至少提升了-28 dB，雖然在100 Hz處PSRR略低了2 dB。由表1可以看出，本設計的5M電壓基準源在消耗皮安級電流基礎上，實現了超高性能的線性調整率及PSRR，同時獲得了較低的溫度系數并消耗了較小的版圖面積。

4 結論

    本文在傳統的雙MOS管電壓基準源基礎上，基于0.18 μm CMOS工藝，設計了一種新型的自穩壓五MOS管電壓基準源。Spectre仿真結果顯示，0 ℃~120 ℃范圍內，該自穩壓五MOS管電壓基準源的平均溫度系數為39.2 ppm/℃；電源電壓1.0 V~2.0 V范圍內，該電壓基準源的線性調整率為33.4 ppm/V；負載電容3 pF情況下，該電壓基準的PSRR性能為-92 dB@0.01 Hz及-62 dB@100 Hz。另外，在該0.18 μm CMOS工藝下，該電壓基準的電流消耗僅為59 pA@27 ℃，版圖面積僅為5 400 μm²。與文獻中的設計相比較，本設計的皮安級電壓基準源可以應用于高電源噪聲的物聯網芯片設計中。

參考文獻

[1] 侯佳力，胡毅，何洋，等.用于SAR ADC的片上多模式基準電壓產生電路的設計[J].電子技術應用，2018，44(7)：34-37，41.

[2] 馮曉星，唐飛，李琰，等.低功耗無線物聯網終端的電源管理系統設計[J].半導體技術，2018，43(12)：881-887.

[3] CHEN H M，LEE C C，JHENG S H，et al.A sub-1 ppm/℃ precision bandgap reference with adjusted-temperature-curvature compensation[J].IEEE Transactions on Circuits and Systems I Regular Papers，2017，64：1308-1317.

[4] MA B，YU F.A Novel 1.2-V 4.5-ppm/℃ curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits & Systems I Regular Papers，2014，61：1026-1035.

[5] ZHANG H，LIU X，ZHANG J，et al.A nano-Watt MOS-only voltage reference with high-slope PTAT voltage generators[J].IEEE Transactions on Circuits & Systems II  Express Briefs，2017，99：1-5.

[6] LUCA M，FELICE C，PASQUALE C，et al.A 2.6 nW，0.45 V temperature-compensated subthreshold CMOS voltage reference[J].IEEE Journal of Solid-State Circuits，2011，46：465-474.

[7] ALBANO D，CRUPI F，CUCCHI F，et al.A picopower temperature-compensated, subthreshold CMOS voltage reference[J].International Journal of Circuit Theory &  Applications，2015，42：1306-1318.

[8] LEE I，SYLVESTER D，BLAAUW D.A subthreshold voltage reference with scalable output voltage for low-power IoT systems[J].IEEE Journal of Solid-state Circuits，2017，52：1443-1449.

[9] ALBANO D，CRUPI F，CUCCHI F，et al.A sub- kT/q voltage reference operating at 150 mV[J].IEEE Transactions on Very Large Scale Integration Systems，2015，23：1547-1551.

[10] DONG Q，YANG K，BLAAUW D，et al.A 114-pW PMOS-only, trim-free voltage reference with 0.26% within-wafer inaccuracy for nW systems[C].IEEE Symposium on VLSI Circuits(VLSI-Circuits)，2016：1-2.

作者信息:

周  爽1，陳新偉2

(1.黔東南民族職業技術學院 物聯網技術系，貴州 凱里556000；

2.福建省信息處理與智能控制重點實驗室 福州市機器人技術應用聯合實驗室，福建 福州350108)