通用CPU是IC行業(yè)內(nèi)最具代表性的高集成度產(chǎn)品之一，其研發(fā)難度之高、資源投入之多均屬行業(yè)前列，卻又與信息技術(shù)的發(fā)展息息相關(guān)。2019年6月，兆芯推出的新一代通用CPU KX-6000/KH-30000系列處理器，在采用16nm工藝，將主頻提升到3.0GHz的同時，性能也進一步邁入國際主流水準，為國產(chǎn)通用CPU的發(fā)展樹立了重要的里程碑。
1
新一代通用CPU的成功發(fā)布與量產(chǎn)，128mm Die 面積上集成的20億顆晶體管，凝聚著無數(shù)的辛勤付出與汗水，作為CPU研發(fā)團隊的負責人，兆芯副總經(jīng)理/總工程師王惟林對國產(chǎn)通用CPU的發(fā)展與突破，有著更深的體會。
兆芯副總經(jīng)理/總工程師王惟林工作照
除了周期長投入大，更重要是尋找平衡
王惟林表示，一顆通用CPU從微架構(gòu)設(shè)計到最終發(fā)布量產(chǎn)，是一個時間、人力、物力各方面投入巨大的過程。在整個芯片的研發(fā)歷程之中，微架構(gòu)的設(shè)計開發(fā)占據(jù)著巨大的比重。這項工作的實施既要考慮到未來的產(chǎn)品方向、技術(shù)趨勢以及工藝的變化演進等因素，還要結(jié)合對功能、性能、頻率、功耗等方面的預(yù)期進行綜合的考慮，在這些需求中間尋找到一個最佳的平衡點。“比如說，在某些單項參數(shù)方面，我們已經(jīng)可以做到比現(xiàn)有數(shù)值好很多。但是考慮到最終客戶的需求、產(chǎn)品的穩(wěn)定性、應(yīng)用場景的功耗控制等，通常都會做一些取舍。”
國產(chǎn)處理器研發(fā)歷程
微架構(gòu)確定之后會進入到具體的設(shè)計階段，在這一階段，一方面要根據(jù)目標市場，進行更詳細、更密集的性能、頻率、功耗等方面不斷驗證、優(yōu)化，另一方面基于未來IO的標準、規(guī)格，進行芯片組功能的設(shè)計研發(fā)，特別是IP的研發(fā)測試也極為消耗時間和精力。“整個產(chǎn)品設(shè)計階段，需要經(jīng)歷數(shù)次RTL代碼、時序等方面的優(yōu)化，以及從電路級、到模塊級、芯片級，乃至系統(tǒng)級的驗證測試，而這些還不包括芯片流片之后的功能、性能、適配、良率等方面的更進一步測試和優(yōu)化工作，”王惟林在說起這些需要日復(fù)一日重復(fù)進行的設(shè)計工作時語氣凝重，依然有沉沉的責任感。
此外，CPU的設(shè)計研發(fā)工作中，設(shè)計方法的研究也是非常重要的組成，每一代工藝對應(yīng)的設(shè)計實現(xiàn)的方法都在不斷演進，高性能CPU的設(shè)計方法也需要不斷提升，這樣才能夠基于目標工藝，讓最終的產(chǎn)品在頻率和功耗等方面達到最優(yōu)。
互聯(lián)改進、頻率提升、自主IP，新一代通用CPU三大突破得之不易
兆芯新一代通用CPU KX-6000/KH-30000系列處理器有三項技術(shù)突破的過程令王惟林印象尤為深刻，一是片內(nèi)、片間互聯(lián)的改進，二是頻率的提升，三是DRAMC DDR4 3200控制器自主IP的成功開發(fā)。
ZPI（Zhaoxin Processor Interconnect）是兆芯自主開發(fā)的全新片間互連技術(shù)
片內(nèi)互聯(lián)方面，兆芯的研發(fā)團隊基于上一代KX-5000系列處理器片內(nèi)互聯(lián)帶寬、傳輸效率、內(nèi)部延遲等方面存在的問題，通過建立多種軟件仿真模型進行了大量的測試和優(yōu)化。片間互聯(lián)ZPI 2.0是兆芯自主設(shè)計的一套方案。“互聯(lián)架構(gòu)的設(shè)計研發(fā)以及測試驗證，這些工作大約占據(jù)了整個芯片研發(fā)工作四分之一的比重。”在整個互聯(lián)協(xié)議、內(nèi)核間數(shù)據(jù)一致性上，研發(fā)團隊需要進行大量的、非常復(fù)雜的測試和研究。
至于用戶最關(guān)注的主頻提升，王惟林表示，從上一代產(chǎn)品的2.0GHz提升到KX-6000/KH-30000系列處理器的3.0GHz，除了對流水線的優(yōu)化、物理實現(xiàn)的優(yōu)化，設(shè)計過程中也遇到了很多的問題。
“處理器頻率和設(shè)計規(guī)模的不斷提升，高速和高密，高功耗會使系統(tǒng)內(nèi)的環(huán)境更加惡劣。電磁環(huán)境的干擾和系統(tǒng)內(nèi)部的相互竄擾，嚴重地威脅著處理器的穩(wěn)定性、可靠性和安全性。最典型的就比如PI（電源完整性）、SI（信號完整性）在3.0GHz下的抖動和損失，為了解決這個問題，整個團隊在后端、微架構(gòu)、電路、邏輯設(shè)計等方面都進行了特別的處理，并開發(fā)了新的功能，比如頻率根據(jù)電學抖動自適應(yīng)等。”
新一代通用CPU中還集成了很多兆芯自主研發(fā)的IP，其中 DRAMC DDR4 控制器支持3200MHz，達到了行業(yè)的主流標準。從上一代2400MHz到3200MHz，頻率的提升同樣帶來了SI方面的很多問題，針對這些問題，相關(guān)的設(shè)計團隊在IP設(shè)計、電路和PCB板設(shè)計方面也都花費了巨大的精力來改進優(yōu)化，直到最終各項指標達到預(yù)期。
兆芯新一代處理器集成的IP（部分）
正視差距，上緊發(fā)條，全力追趕
肯定成績也要正視差距，談及未來發(fā)展，王惟林信心滿滿
就國內(nèi)而言，兆芯新一代通用處理器在頻率、性能、IO標準等方面均處于前列，但放到國際上看，依然存在很大的差距。在談及國產(chǎn)通用CPU與國際同類產(chǎn)品的差距時，王惟林表示，我們也知道差距所在和努力的方向，但由于人力、時間、資金等外部因素的影響，讓兆芯在芯片研發(fā)過程中，只能一次性的解決一些問題，并且很難有試錯的機會，沒有辦法精雕細琢和深入研究，只能盡全力一點點追趕上去。“方法和流程，如同材料學和飛機發(fā)動機一樣，需要大量的試錯和基礎(chǔ)預(yù)研。但是兆芯一直處于趕路狀態(tài)，要確保每一顆芯片成功，很多現(xiàn)實壓力讓你沒有時間也沒辦法進行試錯，找出某些關(guān)鍵問題的更優(yōu)解。”
“與國際廠商相比，我們在研發(fā)投入、人力資源方面都遠遠不足，但依舊要保持正常的研發(fā)周期，團隊所要付出的時間成本就更加顯著，唯有給自己擰緊“發(fā)條”，加班加點自然也就變得稀松平常，再然后也成了一種習慣，”王惟林說。
關(guān)于接下來的工作重心，王惟林表示，兆芯目前正在積極準備下一代的產(chǎn)品，希望在微架構(gòu)方面能取得更大的突破，“在KX-6000/KH-30000系列處理器的基礎(chǔ)上，單核性能得到顯著的提升，同時進一步優(yōu)化片內(nèi)、片間互聯(lián)的性能，并且在內(nèi)存、IO規(guī)格支持上達到國際同期主流水準，力求打造出一款更好用的電腦芯，在滿足用戶需求的同時，加速縮短與國際領(lǐng)先水平的差距，“談及未來目標，王惟林信心滿滿。