遠距離通信和數(shù)據(jù)中心是光子元件的大買家，這使得技術(shù)快速發(fā)展，并打開了新的市場，提供了新的機遇。該行業(yè)要適應滿足其要求并解決集成硅光子學設計、開發(fā)和制造中的瓶頸。
Luxtera產(chǎn)品營銷總監(jiān)Brian Welch說：「你看云計算、搜索和社交網(wǎng)絡中用到的帶寬，它們都運行大數(shù)據(jù)中心，而且都消耗大量的帶寬，遠遠超過所有其它市場之和。下一個可以與之媲美的是無線電5G的推出。」
但集成硅光子學不僅僅是帶寬了，它可以從根本上改變一些計算概念。行業(yè)剛看到這一可能。
硅的重要性
過去，光子器件是由專業(yè)晶圓廠制造的，通常基于磷化銦（InP）。Inphi的首席技術(shù)官Radha Nagarajan表示：「硅已經(jīng)可以使公司進行更大尺寸(晶圓)制造。硅片使用8英寸或12英寸晶圓（200mm或300mm），而InP采用3英寸或最多4英寸晶圓（100mm）。兩者的制造規(guī)格不同。硅也使用制造工藝，如注入（implant）。這在硅光子學中很常用，但在InP并不常見，在InP中，通常通過蝕刻來形成某些結(jié)構(gòu)，然后進行鈍化。」
Luxtera公司的Welch指出，除了成本低廉，硅光子技術(shù)的產(chǎn)量也非常高。他說：「如果使用CMOS代工，它們的產(chǎn)量是無可比擬的。過去，緩慢的生產(chǎn)推遲了光學方案的使用。」
300mm的另一個優(yōu)勢是代工廠更有可能使用先進的制造技術(shù)。Welch說：「雖然光學不需要很好的光刻技術(shù)，但這并沒有壞處。與晶體管相比，這些結(jié)構(gòu)較大，而且大多光學結(jié)構(gòu)有無限的帶寬，所以它們不需要像縮小CMOS那樣縮小尺寸來提高速度。」
圖1：集成光子學。 來源：Luxtera
事實上，對光學來講討論節(jié)點并沒有意義。Nagarajan指出：「光子的波長比電子的要大得多。這也是為什么電子產(chǎn)品可以進入7nm節(jié)點，而標準硅光子器件是130nm或180nm節(jié)點，而且通常使用245nm光刻線。光學器件不同于電子器件，它們的相位較為敏感，側(cè)壁粗糙度和損耗很重要。當這些成為重要因素時，重要的將不是節(jié)點，而是更大尺寸但更精準的節(jié)點下，光刻和蝕刻的質(zhì)量。」
你可能不想使用7nm節(jié)點，但7nm的開發(fā)商可能會使你動搖。Cadence的杰出工程師Gilles Lamant指出：「我們在減小小尺寸門的線粗糙度方面取得的所有進展都是可行的。代工廠正在光子工藝的產(chǎn)量和控制方面進行投資。你會發(fā)現(xiàn)，當你聽到GlobalFoundries說他們正在將其平臺轉(zhuǎn)向更大或更現(xiàn)代的晶圓廠時，這不僅意味著晶圓里更多的裸片，而且意味著他們的目標是更先進且能更好地進行控制的設備。」
現(xiàn)在的問題是光子不使用傳統(tǒng)的CMOS工藝，這限制了愿意制造（光子）器件的代工廠的數(shù)量。Welch說：「你想使用代工廠中中現(xiàn)有的所有工具，我們希望產(chǎn)生盡可能少的偏差。我們不想要一個特殊的生產(chǎn)鏈或特殊的工具，而希望我們的晶圓和先進的CMOS走一樣的流程。這樣我們才可以獲取理想的成本和規(guī)模。這個技術(shù)有很多的工作要做，看起來簡單，但很具有挑戰(zhàn)性。」
還有一些挑戰(zhàn)。Nagarajan提出了一個大的挑戰(zhàn)：「你需要鍺作為探測器，純鍺的生長仍然是一個挑戰(zhàn)。」
集成
集成是數(shù)據(jù)中心的驅(qū)動程序。Welch說： 「集成非常重要，因為它可以降低成本。當你優(yōu)化成本或功耗時，你需要集成更多。這樣就接近switch直到最終在臨界點里并達到最大密度。這對銅來說也是一樣的，過去它有分立的物理層，隨著時間的推移，它們在switch的支持下以更高的密度集成。光學領(lǐng)域也會是這樣。」
在光子學中有兩種典型的集成方法，第一種使用混合die，它有CMOS裸片上的光子元件，所以CMOS晶體管和光子元件在同一襯底上。這是Luxtera采用的方法。然而，大多數(shù)人仍然在做多芯片設計，它有一個光子裸片和一個電子CMOS 裸片]。
西門子公司Mentor定制IC設計組的產(chǎn)品營銷經(jīng)理Chris Cone說：「光子芯片的制造成本總體看來較低。它們是在較低的技術(shù)節(jié)點（如130nm或65nm）下產(chǎn)生的，光子芯片的尺寸通常更大，這意味著它們可以倒裝連接（flip-bonded），在其頂部連接一個CMOS芯片。在這個方面我們看到了很大的進展。想象一下，CMOS芯片被倒裝在光子芯片的頂部，而且這個芯片有點大，可以將它用作插入器。然后你需要訪問CMOS芯片，這需要采用某種形式的硅通孔（through-silicon vias (TSV)）來獲得電信號。
還有一個大的問題是激光本身，EV集團業(yè)務發(fā)展副總裁Martin Eibelhuber說：「一個主要問題是有源光學元件的集成通常是基于化合物半導體的激光器。硅基器件無法滿足這些激光器的性能，所以需要異質(zhì)材料集成，這對標準CMOS設備來說并不常見。直接晶圓連接已被證明是結(jié)合不同材料的極佳方法，以低成本實現(xiàn)高質(zhì)量集成。由于幾何約束，全硅晶圓連接方法對于硅光子學不是最佳選擇，所以開發(fā)了利用等離子體激活的直接連接的集體芯片轉(zhuǎn)移工藝。」
設計流程
為了使技術(shù)更易于使用需要工具、工藝和流程都達到一定要求。Synopsys光學解決方案集團（Optical Solution Group）研發(fā)部門主管Tom Walker說：「我們正在努力增加更多自動化的同時，使光子設計變得更加抽象。這兩個因素對于幫助更多設計師開發(fā)定制光子集成電路設計非常重要。」
這一切都源于PDK。Nagarajan說：「Synopsys和Cadence都在增加這一領(lǐng)域的產(chǎn)品。Synopsys剛剛收購了此領(lǐng)域的一家公司（PhoeniX Software）。PDK需要實現(xiàn)自動化，與Mentor設計規(guī)則檢查（Design Rule Checking，DRC）工具，用于模擬/數(shù)字仿真的Cadence工具和Synopsys的等效工具結(jié)合使用。一整套光學工具需要移植到這些流程中，這正在慢慢地發(fā)生。」
今年幾家代工廠宣布了PDK，然后，你可以在設計抽象化上更進一步了。
Walker解釋說：「設計過程分為不同的層次。每個層次都隱藏了底層的內(nèi)部工作，向設計師展示越來越抽象的功能。第一層對應物理布局，這里，通過控制幾何形狀和材料屬性來創(chuàng)建定義組件和連接的結(jié)構(gòu)。上層是電路級別，通過將各個組件連接成電路來定義信號行為。」
在模擬領(lǐng)域，抽象的下一層次通常稱為參數(shù)化單元或PCell。Nagarajan繼續(xù)說道：「如果你的設計主要采用基于PCell的標準代工廠，那么設計環(huán)境將適用于自動化。你可以購買一個IP核放入其中，如果你處于高端市場，那你正在設計一個往往是專家驅(qū)動的極具沖擊力的產(chǎn)品，盡管這些工具遠不及普通的電子產(chǎn)品或IP核的復雜程度，但一些代工廠已經(jīng)開始提供PCell。」
設計的另一面是驗證。Cadence的Lamant說：「當你談論rack從頂部到底部或card的從左到右時，能夠進行全系統(tǒng)仿真開始變得非常有趣。你需要將AMS和光學模擬器結(jié)合在一起。如果沒有模擬，你只需要計劃穩(wěn)定，并投入足夠的中繼器中，但對于較短的距離，你想嘗試優(yōu)化它并盡量減少能量損耗。」
光學元件的集成也產(chǎn)生了一些有趣的新挑戰(zhàn)。Lamant補充道：「光線有反彈的趨勢，所以有前向傳播的光，但會有一定數(shù)量的光線反彈回來，而且你需要建模。這是混合光學模擬器真正有幫助的地方。如果你有通過數(shù)學模型傳播信號的方法，如Verilog-A，向后傳播需要很多額外的方程。」
電子和光子學聚在一起的時候出現(xiàn)了另一系列問題。Mentor公司的Cone說：「當你驅(qū)動一個光子接口時，你遇到了很多關(guān)于噪聲和大量熱量的問題，這必須考慮在內(nèi)。沒有東西可以提供這種能力，這一切都歸結(jié)為接口，它速度非常快，以每秒幾十千兆位的速度運行，開關(guān)驅(qū)動調(diào)制器上的結(jié)點或移相器，并產(chǎn)生一個你必須考慮的EMI簽名。同樣，從光電探測器出發(fā)，你需要一個非常敏感的輸入進入跨阻放大器。你必須屏蔽來自電路其它部分的噪聲。」
這種電氣活動及其產(chǎn)生的熱量可能會給光學器件帶來困難。Lamant指出：「只需將溫度改變1°C，你就可以看到光線相位的巨大變化。有一些很好的方法可以調(diào)整光路，雖然這可能是一個優(yōu)勢，但我周圍所有電子設備的變化速度都很快地超過1°C。所以這是一個非常敏感的調(diào)整機制，也是一個大問題。這是一個投資和研究的領(lǐng)域，我們需要以動態(tài)的方式更好地理解熱效應。對于電子產(chǎn)品來說，它通常被視為二階效應，但對于光學來說，散熱是一階效應。如果你從代工廠的PDK中看元件，會看到許多熱調(diào)整組件。所以它不是到驗證階段才可以離開的東西，這是一個一級效應。」
Lamant解釋說光子電路需要達到熱平衡：「當你想要零點和光子學中的零點時，你要么嘗試調(diào)整相位，要么使它們錯位來產(chǎn)生建設性或破壞性干擾。通過加熱一些東西來調(diào)整受影響的相位偏移，從而向前或向后移動物體。」
EDA正在應對這些挑戰(zhàn)。然而，Cone有一個警告：「光子學和電子學很不一樣，我們需要為他們提供解決方案以滿足他們的需求，而不是試圖使光子學那一部分遵守嚴格的EDA設計規(guī)則，這樣做是不對的。」
光子學未來可期
盡管光子學永遠不會像電子學和摩爾定律那樣走上正軌，但光子行業(yè)剛剛開始使光子電路的可能性提高。Lamant指出了MIT的一個有趣的發(fā)展：「Light Matter有一個用于機器學習中應用矩陣系數(shù)的光子學乘法器。光子電路本身非常簡單，但執(zhí)行的功能非常復雜。」
矩陣乘法是機器學習中性能的限制，會消耗大量的功率。對于光學等效物，它可以在消耗功率很小的情況下很快地運行。
Lamant提醒道：「可能會發(fā)現(xiàn)其它的應用。一個重要的考慮因素是數(shù)據(jù)必須轉(zhuǎn)換成適合光學元件的形式，這需要能量。因此，一個一個需要權(quán)衡的情況是，將電子信息轉(zhuǎn)換為光使其可以在光學加速器內(nèi)消耗和處理是否值得。或者將其用作電子產(chǎn)品并付出更高的成本是否更好？這是一個系統(tǒng)級的折衷。」
Cone提出另一個有趣的研究線。「看看HPE實驗室和機器，這是一種內(nèi)存驅(qū)動計算的形式，它們提供了基于光子學的計算的未來愿景。」
這種發(fā)展假設在硅光子學中，你有大量節(jié)點通過單個光纖連接，并且它們幾乎是瞬間互相對話。Cone表示：「這改變了我們對給予電氣連接的系統(tǒng)級芯片架構(gòu)的了解。我們看到公司意識到他們不再需要使用所有架構(gòu)都是模塊化的，并且通過一些接口進行對話的傳統(tǒng)架構(gòu)。現(xiàn)在一切都可以在同一時間進行對話。我們幾乎不能在表面捕捉到看到這種轉(zhuǎn)變，并將其推動至產(chǎn)品的電氣方面。」
集成硅光子技術(shù)的領(lǐng)域越來越密切，必要的工具和流程正在進入正軌。很快，該行業(yè)將得到最新穎的方式來利用它。