EUV芯片制造技術的競賽正在全球范圍內上演，日前，三星宣布已經試產基于EUV技術的7nm芯片，并正在研究如何提升其產能，加速輔助性的IP和EDA基礎架構，細化封裝能力。三星的這次宣布無疑是在對標臺積電，為了追趕臺積電芯片設計生態的進程，后者于本月初曾傳出過類似的消息。

三星聲稱他們正在對基于16Gbit DRAM芯片的256GByte RDIMM取樣，為帶Xilinx嵌入式FPGA的固態硬盤做好準備。7nm是這次通告的亮點，標志著EUV掩模檢測系統內部開發的一次里程碑式的進展。

與10nm節點相比，7LPP工藝可以減少40%的面積同時提高20%的速度，或降低50%的功耗。另外，三星表示他們擁有包括Ansys、Arm、Cadence（具備7nm的數字與模擬流程）、Mentor、Synopsys和VeriSilicon在內的50個Foundry代工伙伴，已經試產出7mn工藝的芯片。

據說這一工藝吸引了眾多網站巨頭、網絡公司以及手機廠商的客戶，不過，三星預計在明年初之前不會向客戶推送公告。

三星Foundry市場總監Bob Stear指出，自今年初以來，位于韓國華城的Fab工廠S3產線的EUV系統能持續支持250-W光源，這個功率水平使生產量滿足了需求量，即1,500個晶片/天。此后，EUV系統達到了280 W的峰值，而三星的目標是300W。

EUV技術使傳統氟化氬系統所需的掩模數量減少了五分之一，從而提高了芯片產量。不過，節點在前段制程的基礎層中仍需要進行一些多重曝光。

為了加速EUV投入到生產，三星開發了自己的系統來比較和修復預期和實際的掩模曝光。VLSI研究員G. Dan Hutcheson將這個系統描述成一個掩模檢查系統，因為目前尚不清楚它是否像典型的第三方檢測系統那樣自動化。

7nm節點將在年底達到Grade 1 AEC-Q100汽車標準。在封裝方面，三星正在研發一款RDL插入器，能將多達8個HBM堆疊安裝在一個設備上，同時，三星還在開發一種將無源器件嵌入基板的工藝，為了給數據中心的芯片節省出空間。