三星最近在日本舉辦了三星鑄造論壇2018（Samsung Foundry Forum 2018，SFF），發布了幾個重要的信息。 除了重申計劃在未來幾個季度開始使用極紫外光刻（EUVL）開始大批量生產（HVM），同時重申計劃使用具有3納米節點的柵極FET（GAAFET），三星還將新的8LPU工藝技術增加到其路線圖。另外，2019年開始提供3D SiP以及2020年開始風險生產3nm節點也都是亮點。
10納米節點
三星代工廠的總體路線圖于今年早些時候公布 ，因此在日本的SFF，三星重申其部分計劃，也進行了一些修正，并提供了有關其未來計劃的一些額外細節。
首先，三星基于10納米工藝增加了被稱為8LPU（low power ultimate）的新工藝，根據三星的分類，這是一個為需要高時鐘頻率和高晶體管密度SoC準備的工藝。8LPU是8LPP技術平臺的進一步升級，可能會增加晶體管密度和提升頻率。三星的8LPP技術去年投入生產 ，基于三星10納米節點的開發，與10LPP相比，更窄的最小金屬間距可減小10％的面積（同樣的復雜性），并且功耗降低10％（同樣的頻率和復雜性）。 不過，三星沒有透露它如何在8LPP的基礎上提升8LPU，比如設計規則、新的庫以及最小金屬間距。
三星8LPP和8LPU技術面向需要比10LPC和10LPU工藝所能提供的更高性能或更低功率或更高晶體管密度的客戶，但無法獲得三星7LPP或更先進的制造技術EUVL。 8LPU的風險生產將于2018年開始，預計明年將在韓國Giheung的Fab S1工廠開始大批量生產。
7LPP EUV正在進行中
去年三星承諾在2018年開始使用7LPP生產芯片，看來，三星已經開始制造7LPP SoC，但可能僅限于其母公司，因為其MPW（Multi-Project Wafer）服務時間表未提及7LPP。 7LPP生產技術將是三星代工廠的旗艦工藝，因此很可能首先用于三星的移動SoC。 同時，該工藝也適用于針對HPC，ML和AI芯片。 例如，三星正在為定制芯片準備專用IP，包括100 Gbps + SerDes等。
在論壇上，三星表示已經在韓國華城的Fab S3安裝了多個ASML Twinscan NXE：3400B EUVL步進和掃描系統。當然并未透露具體的數量，但它明確掃描儀的每日晶圓（WPD）性能符合其批量生產目標。 事實上，由于EUV將首次用于HVM，三星代工廠不傾向于將其擴展到特定客戶的設計之外（三星和高通已經為驍龍 5G SoC選擇了7LPP，將在2019年生產）。
在三華工廠建立另一條生產線之后，三星將對EUV光刻技術的進行擴展，該生產線預計將耗資 6萬億韓元（約46.15億美元），預計將于2019年完工，并于2020年啟動HVM。因此，三星使用EUVL設備的生產將會限制在一個工廠至少幾個季度，這或許也是三星代工廠開發8LPP和8LPU工藝的原因。
5/4nm 2019年的風險試產
當華城的新生產線投入運營時，三星承諾將開始風險試產5/4 nm節點。三星正在準備5LPE，4LPE和4LPP技術，當然也可能增加。 根據三星迄今為止所披露的情況，它們將具有一定的相似性，這將簡化從5LPE到4LPP的遷移。
三星在SFF 2018日本展示的一張幻燈片表明，三星預計使用5/4 nm節點的芯片將于2019年開始風險生產，這表明這些工藝技術將共存而不是相互跟隨。 由于三星幾乎沒有理由設計競爭性制造工藝，因此它的5LPE更有可能在2020年首先用于HVM，然后4LPE / 4LPP將使用隨后新增的EUV設備，除非三星的路線圖發生重大變化。
要記住的一件事，三星的5/4 nm將成為該公司使用FinFET晶體管的最后一個節點，這就是為什么它將成為未來許多年使用的“長”節點，就像今天使用的28nm技術。
3納米2020年風險生產
三星宣布的令人意外事件之一是在2020年開始使用其3納米節點進行風險生產，這比之前的預期至少提前一年。 三星的3納米將是第一個使用該公司自己的GAAFET實現的節點，稱為MBCFET（multi-bridge-channel FETs），并且至少包含兩種工藝技術：3GAAE和3GAAP（3nm gate-all-around early/plus）。
不過三星仍沒有公布3GAAE和3GAAP的任何目標，很難說該公司何時會生產基于MBCFET技術的商用SoC。我們今天所理解的是兩種技術都依賴于EUVL，因此在使用之前，三星必須確保EUV提供必要的產量和性能。 考慮到三星對ASML Twinscan NXE：3400B EUVL步進掃描系統的性能表示滿意，并預計WPD生產率將進一步提高，因此有可能將其引入3納米節點。
18FDS將于2019年風險生產
雖然距離GAAFET只有幾年的時間，但平面晶體管的技術不會隨處可見仍會不斷發展。 三星代工廠將繼續支持FD-SOI技術，并將成為GlobalFoundries的22FDX和12FDX產品強大的競爭對手。
三星代工廠打算在2019年開始使用其18FDS開始風險生產，所以HVM要到2020。 該技術采用與三星14LPE / 14LPP相同的BEOL互連（即最初為其20納米平面工藝開發的BEOL），但采用了新的晶體管和FEOL。 三星承諾 ，與其28FDS相比，18FDS將使性能提高20％（在相同的復雜性和功率下），功率降低40％（在相同的頻率和復雜度下），并且芯片面積減小30％。
特別重要的是，18FDS將支持RF和eMRAM，使得三星代工廠能滿足2020年及以后的5G時代RF和嵌入式存儲器的各種應用需求。
3D系統級封裝在2019年提供
芯片封裝技術近來變得越來越重要，因為將所有器件集成到單個處理器中變得越來越困難和昂貴。 三星（與臺積電和GlobalFoundries一樣）已經為復雜產品提供了許多封裝解決方案，例如用于移動SoC的FOPLP-PoP和用于HBM2 DRAM芯片的I-Cube（2.5D）。明年三星將提供其3D SiP（系統級封裝）解決方案，使其能夠將各種器件封裝在一個面積很小的三維封裝中。
三星代工廠的3D SiP將成為業界首個用于異構3D SiP的技術之一（目前所有SiP都是2D）。 封裝解決方案將使半導體合約制造商能夠使用完全不同工藝技術制造的元件組裝SiP。