俄勒岡州威爾遜維爾，2016 年 3 月 11 日—Mentor Graphics公司（納斯達(dá)克代碼：MENT）今日宣布，與三星電子合作，為三星代工廠的10 納米 FinFET 工藝提供各種設(shè)計(jì)、驗(yàn)證、測(cè)試工具及流程的優(yōu)化。其中包括 Calibre? 物理驗(yàn)證套件、Mentor? Analog FastSPICE? (AFS?) 平臺(tái)、Olympus-SoC? 數(shù)字設(shè)計(jì)平臺(tái)和 Tessent?測(cè)試產(chǎn)品套件。這些工具經(jīng)過優(yōu)化和認(rèn)證，使系統(tǒng)芯片 (SoC) 設(shè)計(jì)工程師快速適應(yīng)三星代工廠先進(jìn)的 10 納米工藝，并且對(duì)第一次試產(chǎn)就能成功有極大信心。

　　設(shè)計(jì)風(fēng)格和制造工藝之間的相互作用在 10 納米會(huì)變得更為重要，因此可制造性設(shè)計(jì) (DFM) 工具在驗(yàn)證流程中發(fā)揮關(guān)鍵作用。三星代工廠已對(duì) Calibre YieldEnhancer 產(chǎn)品，特別是其 SmartFill 和 ECO/Timing-Aware Fill 功能進(jìn)行認(rèn)證，幫助設(shè)計(jì)工程師在多次更改設(shè)計(jì)的情況下，仍能滿足制造工藝平坦化要求,趕上交付制造期限。為了幫助設(shè)計(jì)工程師發(fā)現(xiàn)和解決潛在的微影相關(guān)問題，三星支持 Calibre LFD? 工具的使用，該工具是基于 Mentor 的工藝process-window modeling、光罩合成、光學(xué)鄰近效應(yīng)修正 (OPC) 和分辨率增強(qiáng) (RET) 的量產(chǎn)制造方案。

　　由于設(shè)計(jì)團(tuán)隊(duì)可同時(shí)處理多個(gè) DFM 元素，他們可使用建在 Calibre Yield Analyzer 工具上的三星 DFM 評(píng)分和分析解決方案以簡(jiǎn)化決策權(quán)衡流程。最后為把制造結(jié)果快速反饋到客戶設(shè)計(jì)流程中，三星支持使用 Calibre Pattern Matching 作為識(shí)別造成低良率的圖形并予以修正的解決方案。

　　在物理驗(yàn)證方面，Calibre nmDRC? 平臺(tái)經(jīng)認(rèn)證可用于 10 納米工藝，并成為三星研發(fā)、IP 驗(yàn)證和無(wú)晶圓廠客戶設(shè)計(jì)交付的生態(tài)系統(tǒng)中標(biāo)準(zhǔn)的驗(yàn)收簽核方案。此新聞稿的發(fā)布標(biāo)志了三星使用 Calibre Multi-Patterning 作為三重曝光和四重曝光的制造工藝在多年的合作后取得了成功。

　　三星代工廠已確認(rèn) Calibre xACT? 能夠在 10 納米中提供高精度和高性能的寄生參數(shù)提取。Calibre xACT 工具使用集成的場(chǎng)求解器（field solver）來(lái)計(jì)算復(fù)雜三維 FinFET 結(jié)構(gòu)的寄生參數(shù)。它通過高度可擴(kuò)展的平行處理方法進(jìn)行性能優(yōu)化。

　　其他認(rèn)證則有助于 SoC 設(shè)計(jì)工程師進(jìn)行電路驗(yàn)證、物理應(yīng)用和 IC 測(cè)試。例如，AFS 平臺(tái)得到三星 10 納米工藝組件模型和設(shè)計(jì)套件的認(rèn)證。共同的客戶使用 AFS，為模擬、射頻、混合信號(hào)、存儲(chǔ)器和全定制化數(shù)字電路的驗(yàn)證，提供比傳統(tǒng) SPICE 仿真器更快的納米級(jí)的 SPICE 精確度。

　　Olympus-SoC 布局和布線平臺(tái)也已經(jīng)過認(rèn)證，可用于 10 納米工藝，具有全面的著色設(shè)計(jì)方法，包括底層規(guī)劃、布局、寄生參數(shù)抽取、布線和芯片完成要求。為了解決 FinFET 制造工藝中的特殊挑戰(zhàn)，該平臺(tái)支持 M1 三重曝光、色移(color shifting)、非一致布線通道、光罩和寬度依賴間距規(guī)則以及其他新增功能。有多個(gè)共同客戶正在使用該工具進(jìn)行設(shè)計(jì)。

　　在測(cè)試方面，Mentor 和三星已展開合作，使 Tessent 測(cè)試產(chǎn)品套件可為新單元結(jié)構(gòu)提供 10 納米級(jí)更佳的測(cè)試質(zhì)量，同時(shí)為更大規(guī)模的 10 納米設(shè)計(jì)測(cè)試提供更高的測(cè)試圖形壓縮率進(jìn)而控制成本。兩家公司還利用生產(chǎn)測(cè)試診斷來(lái)快速識(shí)別和消除設(shè)計(jì)試產(chǎn)擴(kuò)量階段出現(xiàn)的特定于設(shè)計(jì)和影響良率的單元特征。

　　“我們與三星代工廠的合作遠(yuǎn)非僅僅是將這一先進(jìn)的工藝帶給我們共同的客戶，”Mentor Graphics Design to Silicon部門副總裁兼總經(jīng)理Joe Sawicki說道，“該整合解決方案貫穿于設(shè)計(jì)驗(yàn)證、制造和測(cè)試中，為無(wú)晶圓公司和三星代工廠之間建立起了高度整合的橋梁。”