在數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算這類需要處理大量計(jì)算的系統(tǒng)中，一個(gè)很關(guān)鍵的制約因素就是存儲(chǔ)器帶寬。現(xiàn)實(shí)情況是，系統(tǒng)需要處理的數(shù)據(jù)量在不斷攀升，而存儲(chǔ)器子系統(tǒng)所能提供的帶寬與系統(tǒng)要求的帶寬差距卻越來越大，現(xiàn)有的DDR3、DDR4等存儲(chǔ)技術(shù)遠(yuǎn)遠(yuǎn)跟不上系統(tǒng)對(duì)帶寬需求的增加。

    為有效解決這類問題，充分滿足機(jī)器學(xué)習(xí)、大數(shù)據(jù)分析、圖像識(shí)別、工作負(fù)載加速和8K視頻處理這些應(yīng)用場(chǎng)合對(duì)系統(tǒng)帶寬的需求，Altera于日前公開了業(yè)界第一款異構(gòu)系統(tǒng)級(jí)封裝SiP器件，該器件集成了HBM2 DRAM以及Altera最新一代Stratix 10 FPGA和SoC。在單個(gè)封裝中同時(shí)實(shí)現(xiàn)了業(yè)界性能最好的FPGA和寬帶存儲(chǔ)器。與傳統(tǒng)的分立的DRAM解決方案相比，SiP DRAM最大可能地縮小了DRAM器件與FPGA之間的引腳距離，從而有效縮短了數(shù)據(jù)傳輸?shù)臅r(shí)間，將存儲(chǔ)器帶寬提高了10倍。

    Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey對(duì)SiP DRAM的描述是這樣的：“Altera將突破性的3D堆疊存儲(chǔ)器技術(shù)和業(yè)界領(lǐng)先的14nm Stratix 10 FPGA集成在一個(gè)封裝內(nèi)，在性能、功耗和存儲(chǔ)器帶寬上，遠(yuǎn)遠(yuǎn)超過了其他可編程解決方案。這是一個(gè)蛙跳式的進(jìn)步。”

    Stratix 10 DRAM SiP的優(yōu)勢(shì)還在于：（1）使用Intel的嵌入式多芯片互聯(lián)橋接EMIB技術(shù)來實(shí)現(xiàn)。EMIB技術(shù)的芯片之間走線非常短，與采用中介層的解決方案相比，性能更好、傳輸量更大、而功率消耗更低；（2）Stratix 10 DRAM SiP器件的設(shè)計(jì)環(huán)境，包括軟件和硬件的開發(fā)流程和開發(fā)方式與Altera的其他FPGA和SoC器件是一致的，讓系統(tǒng)工程師的開發(fā)工作更簡(jiǎn)便；（3）Stratix 10 DRAM SiP支持使用者以高功率效益的方式訂制其工作負(fù)載，獲得最大內(nèi)存帶寬。目前，在全球，尤其是中國(guó)和亞太地區(qū)市場(chǎng)，高性能計(jì)算、軍用雷達(dá)、廣播、8K高清視頻、網(wǎng)絡(luò)數(shù)據(jù)包傳輸與共享這類需要高帶寬的密集型應(yīng)用需求急劇上升，因此，Stratix 10 DRAM SiP期間的市場(chǎng)需求非常可觀。

    Stratix 10 DRAM SiP代表了新一類器件，對(duì)Altera來說，它僅僅是Altera異構(gòu)SiP策略的一個(gè)開始，未來還將嘗試將處理器、模擬芯片、光模塊、ASIC以及其他硬核協(xié)議與FPGA集成到一個(gè)封裝中，且在該領(lǐng)域也將保持持續(xù)領(lǐng)先。