這份應用文檔描述了晶體的選擇和Layout技術。它用來連接一個32768Hz的晶體和RTC。它同時提供了振蕩電路設計標準，系統設計，和制造考量的信息。
振蕩器基礎
芯景科技RTC芯片中的振蕩器是Pierce-type振蕩器的COMS反向器變體。圖1表示了其主要的參數。這些RTCs 包括了完整的負載電容（CL1,CL2）和偏置電阻。Pierce振蕩器利用了并聯諧振模式下的晶體。采用并聯諧振模式的晶體將在特定的負載電容的作用下產生某一固定頻率的振蕩。為了讓振蕩器產生正確的頻率，振蕩電路必須保證電容的負載正確。
精確度
振蕩電路頻率的精確度依賴于晶振的精確度和晶體與振蕩電路負載電容的匹配程度。如果電容負載低于晶振設計的要求，振蕩頻率將變快。反之，如果電容負載比設計的要求大，則頻率變低。
除了晶振和振蕩器失配之外，晶體工作環境溫度的變化也會改變晶振的基本頻率。Dallas RTC使用了“音叉（tuning fork）”狀晶體，該晶體的溫差失調如圖2所示。20ppm的誤差大約相當于1分鐘/月的誤差。
晶體參數
晶體中有一些基本參數，對于振蕩電路的設計很重要。圖3是晶振的等效電路圖。在共振頻率設定這邊，由動生電感（motional inductance）L1，動生電阻R1和動生電容C1組成。并聯電容C0是晶體的分流電容。
負載電容CL是從晶體的引腳所看到的振蕩電路的容性負載。圖4所示的電容CL與晶振并聯。振蕩回路的負載電容CL1和CL2加上所有的感生電容一起組成了整個電路的負載電容。所有的Dallas RTCs都把CL1和CL2綜合進來了。在畫版圖時，我們必須注意，盡量把線間的感生電容做得最小。下面給出了CL的計算公式。
CL=[(CL1×CL2)/(CL1＋CL2)＋CSTRAY]
大部分的晶振允許的最大的驅動水平為1uw。所有的Dallas RTCs都工作在1uw以下。驅動水平可以由以下公式決定。
P=2R1×[π×32768（C0＋CL）VRMS]2 ；VRMS是晶振兩端電壓的RMS（均方根）值。
振蕩器的啟動時間
振蕩器的啟動時間非常依賴于晶體參數，PC板leakage，和版圖。高的串連電阻和過大的容性負載是延長啟動時間的主要因素。使用推薦參數的晶振和通過適當的版圖的制作的電路通常會使振蕩器的啟動時間低于一秒。
功耗
很多RTCs被設計成可以只依靠一塊電池供電就能工作。在其典型的應用中，如果主電源關閉，僅依靠一小塊鋰電池就能夠驅動振蕩器和整個時鐘電路。為了盡量延長電池的壽命，振蕩器必須盡可能的降低其功耗。為實現這個目標，很多設計方案必須折衷。
負電阻
對于典型的高頻振蕩電路而言，通常會在設計電路時給等效串連電阻（ESR）留有5到10倍的余度。低頻電路的ESR還要高。但對于負電阻來說，一個RTC振蕩器可能只用留下少于2倍的電阻余度。低電阻余度的振蕩電路通常消耗的更低的電流值。因此，RTC振蕩器對相關的小數量的漂移電流，噪聲，或者ESR很敏感。
振蕩電路CL對功耗有影響。RTC中12.5pF的負載將比6pF的負載消耗更多的功率，但是12.5pF的負載電容將會讓整個電路的抗噪聲能力更強。
晶振版圖指導
因為Dallas RTCs的晶振輸入端有非常高的輸入阻抗（大約109Ω），這就導致了晶振會像一個很好的天線一樣工作，接收來自系統其他部分的高頻信號。如果有信號被晶振引腳接收到，該信號既可能被屏蔽掉，也可能形成的脈沖信號。因為在板子上大部分的信號都比晶振32.768Hz的頻率要高很多，所以極有可能形成所不希望的脈沖。這些噪聲脈沖也會作為時鐘的額外“滴答”聲一樣參與計數，導致時鐘變快。
下面介紹的步驟很容易檢測是否是噪聲導致RTC變快的：
1． 系統上電，同時讓RTC與一塊已知的精確的時鐘同步。
2． 關閉系統。
3． 等一段時間（2小時，24小時等）。檢測時鐘的精度就越容易。
4． 再次打開系統，讀時鐘，并把他與已知的那塊精確的時鐘進行比較。
5． 再次把兩個時鐘同步。
6． 保持系統打開，等待與步驟3相同的時間。
7． 等時間到后讀時鐘，并與已知的精確時鐘做比較。
通過以上的方法，可以同時檢測系統上電和系統關閉時的時鐘精度，如果證明系統上電時時鐘是不準確的，而系統關閉時時鐘是準確的，則問題很有可能來自于系統噪聲。若兩種狀態下時鐘都不準確，則不是由系統噪聲引起的問題。
因為噪聲很容易被晶振接收到，所以在制PC版圖時，安置外部晶振時必須特別注意。在制PC板時，為了確保額外的時鐘計數不會被晶振接收，遵守以下的制版規則很重要。
1． 將晶振盡量靠近X1，X2引腳。保持RTC和晶振之間的距離盡量小，以減少天線長度來，從而降低噪聲的接收。距離的減少會增加感生電容。
2． 保持晶振Pad和連接X1，X2的線寬盡可能的小。Pad和線寬越大，越容易接收鄰近的噪聲信號。
3． 可能的話，在晶振周圍設置保護環（保護環接地）。它將保護晶振相對于噪聲信號獨立。參見圖2
4． 盡量不要讓其他層的信號直接從晶振或連接X1，X2的信號線下穿過。相對于板上其他信號越獨立，晶振越不容易接收到噪聲信號。任何信號線和X1，X2之間的信號線必須保證最少0.200英寸的距離。RTC應該與任何產生電磁信號（EMR）的元件隔離，特別是離散的和模塊化的RTCs。
5． 在晶振的正下方的層設置一塊地（ground plane）十分有幫助。它有助于晶振與其他層的層間隔離。注意地只用設置在晶振的周圍而不用覆蓋整塊板，并且最好不要超出保護環的范圍。
要注意引入地會產生感生電容。線間，Pad和地都會增加內部的負載電容（CL1和CL2）。因此在增加地時有些因素必須考慮。例如，由地引起的電容，可以用以下公式計算：
C=εA/t，其中ε為PC板的介電常數。A表示線或者Pad的面積。t表示PC板的層間厚度。
因此，決定一個地是否設計正確，以上參數必須列入考量。確保由地產生的電容不會大到影響時鐘。
振蕩器的效驗
當效驗振蕩器操作時的第一個脈沖（first impulse）設計師通常用示波器連接輸入（X1）和輸出（X2）。在設計RTC時這樣的操作通常不被推薦。因為振蕩器通常設計工作在低功耗下（延長電池壽命），在振蕩器上轉載示波器可能會時振蕩器停止工作。就算振蕩器能繼續工作，額外的負載也會降低信號的振幅，，可能造成不穩定的操作，比如振幅抖動，振蕩器因此而效驗不準確。
振蕩器能夠用多種方式效驗，一種方法就是多次讀取秒寄存器，檢查數據增量。有振蕩停止標志位的振蕩器，先清零，然后監視該位，效驗振蕩器的開始和持續工作。如果設計師正在糾正一項錯誤而不能與RTC聯系，這方法將不能工作。另外一個方法是檢查有方波輸出的RTC的方波輸出。查看data sheet，是否RTC必須首先寫入使能信號才能輸出方波。注意大部分的RTC方波輸出都是開漏的，需要一個上拉電阻。方波輸出同樣可以用來效驗RTC的精度。前提是有足夠精確的頻率計數器。
時鐘變快：
以下幾種普遍情形會使晶振RTC變快。
1． 晶振周圍的信號噪聲耦合。這是最大的問題，噪聲耦合會使RTC非常的不精確。
2． 晶體使用錯誤。如果晶振實際使用的負載電容比規定的要大，RTC將會變快。這個嚴重的錯誤來自與CL的計算錯誤。例如，用12pF的CL代替設計只要6pF的電容，將會導致RTC每個月快3到4分鐘。
時鐘變慢：
以下幾種普遍情形會使晶振RTC變慢。
1． RTC輸入引腳過長（overshoot）。這有可能導致RTC周期性的停止而變慢，這可能由于是在噪聲輸入信號的情況下不小心產生的。如果輸入信號上升到超過VDD一個二極管的導通電壓（～0.3v）時，為保護引腳，ESD保護二極管導通，允許電流從襯底流走。這樣停止了振蕩器的工作，直到輸入信號電壓降到保護電壓下。
如果信號噪聲大的話，這個機制會經常使得振蕩器停止。因此，要注意不能有過大的輸入信號。
另一個造成過大問題的普遍情況是當處于備用電源工作狀況時的輸入電壓達到5V。在系統關閉某些電路而保持其他一些電路工作的時候，這將是一個問題。在備用電源工作模式下，保證沒有輸入信號電壓會比備用電源工作電壓高很重要。（出非data sheet有特別的規定）
2． 晶體使用錯誤。如果晶振實際使用的負載電容比規定的要小，RTC將會變快。這個嚴重的錯誤來自與CL的計算錯誤。。
3． 感生電容。線間和地的感生電容會降低RTC。因此，設計版圖時，要確保各限制君安的距離。
4． 溫度。晶振運行時的溫度變化越多（further），晶振越慢。參見圖3和4。
時鐘不能運行
以下幾種普遍情形會使晶振RTC不能運行。
1． CH位或者EOSC位沒有設置或者清零是時鐘不能運行的最普遍的問題。很多Dallas RTCs包括一個能使振蕩器在第一次上電以后停止運行的電路。這允許系統等待用戶命令，不用使用備用電源。當系統第一次上電，軟件/硬件必須能驅動振蕩器，和提示用戶修正時間和日期。
2． 表面封裝的晶振可能有一些沒有連接的引腳。確定晶振正確的引腳連在X1,X2引腳上。
晶振制造
調音叉狀晶振將保露在超聲波下清理。它將受到共振的影響。
晶振不能保露在高于最大的溫度下，保露在高溫下通常會影響晶振，通常增加ESR解決。晶振罐不能焊接在PC板上，有些時候，他被做在地上。直接焊接有時候會導致溫度過高。
RTCs 應該工作于干燥的環境，振蕩器周圍潮濕的環境會導致漏電流（leakage），使得振蕩器停止。適當的包裝可以保護電路，但使可能引起一些其他問題。
一些好的包裝，特別是基于環氧的材料的，可能有一些無法接收的離子雜質。另外，如果在做包裝之前PC板表面沒有清理，那么適當的包裝可能使雜質污染導線。焊料的融化殘渣可能導致引腳之間漏電流，RTC振蕩電路通常會對漏電流特別敏感，因為它的低功耗。振蕩器輸入輸出之間的和地之間的漏電流經常會使振蕩器停止。