電子系統層級(ESL)和高階合成(HLS)方案試圖以硬體取代軟件。法新社在過去，由于軟件內容不多、產品制備不容易延滯，開發業者會先設計硬體，再完成軟件設計。時至今日，軟件內容大增，軟件設計逐漸比硬體占更多時間與成本，且是產品功能重要實現關鍵。

　　軟件功能受到重視之甚，使得硬體開始被視為支援軟件最佳化之平臺。現在許多開發業者會先設計軟件，并依據成本、功耗、存儲器容量、體積等軟件效能限制，去建造支援該軟件的硬體設計。

　　軟、硬體不只是技術層面需要顧及，還牽涉到公司結構問題，傳統公司部門分化根深蒂固，而組織須將整體系統列入考量而非單純優化軟件或硬體。

　　電子系統層級(ESL)技術和高階合成(High Level Synthesis；HLS)解決方案無法解決此問題，因為這些解決方案試圖以硬體取代軟件。

　　雖然產業對于軟件設計復雜度、原型、驗證品質等要求提升使成本大增，不過進階驗證方法、大規模IP廣泛應用、復雜性轉移至軟件、數位與類比工具演進等現象，都使得設計成本相對降低。

　　而物聯網(IoT)興起也創造許多新的產業結構需求，帶來包括小規模設計與彈性成本等不同機會，更使人們對于區塊創造與整合自動化、全芯片驗證、平臺程式設計的需求大幅提升。

　　此外，物聯網新進公司不見得需要習得電子設計技能。在很多情況下，軟、硬體最佳化是橫跨整體產業的挑戰，并不只是IC設計者或組織內部門單方面的問題，因此，IC設計者得顧及整體產業格局，也得提升芯片抽象化層次。

　　在硬體設計專案流程初期，可透過不同開發工具來提早執行軟件整合與抽象化，例如軟件開發工具(SDK)、虛擬平臺(Virtual Platform)、RTL模擬、模擬(Emulation)、以FPGA為基礎的客制化原型建造(custom-built FPGA-based prototypes)、運用實際芯片開發版來開發軟件等等。

　　許多產業人士認為，3D整合硬體構裝設計趨近成熟，將是符合成本效益之解決方案。智能型系統體積持續縮小后，應用裝置則愈來愈需要將不同技術密集整合于小型封包，包括類比、數位、射頻(RF)、微機電系統(MEMS)等等，能提供更高的連接頻寬、更低延遲性、更大模組化與異質化。

　　臺積電立下長期計劃，欲以3D超級芯片整合技術模擬人腦運作方式。臺積電曾于2013年指出，希望以20瓦特功率達到此目標，不過，要達到該整合技術目標，就表示還要比現有芯片技術縮小200倍，預估要等到2028年2納米節點制程時才有機會實現。

　　系統級設計師一旦解決3D 整合技術的功率消耗(power dissipation)、溫度、連接度(interconnectivity)、穩定性等問題后，即可獲得效能與功能提升優勢。

　　未來數年內，愈來愈多電子設計自動化(EDA)工具將從硬體、軟件、系統等層面，影響整體產業的微觀、宏觀設計。不過單靠EDA工具難以解決所有問題，因此EDA、軟件、系統、硬體制造與組裝公司都可能相互購并，以聯手推出有效解決方案。