摘 要： 首先闡述了數字式定時器在回旋管測試臺系統中的組成框圖及其重要性。研究并利用數字處理器的外部總線接口實現了對可編程器件的連接控制，并重點敘述了總線的讀寫時序關系和有關接口模塊的實現代碼。在系統設計中考慮了過脈寬和過占空比現象對設備的影響并給出了有效解決方案。借助人機界面設備可以很方便地實現對定時器的輸出脈沖寬度和重復頻率的設置，同時還解決了參數記憶保存的問題。基于數據總線實現了對嵌入式芯片的控制，該方式對普通自制式儀表設計具有借鑒意義。

　　關鍵詞： 數字式定時器；過脈寬/占空比保護；總線接口；人機界面

0 引言

　　在工程設備的測試臺設計中，比如功率回旋管測試臺，都不能缺少用于產生脈沖信號的定時器儀表。目前主流的儀表廠家都有各種型號的信號發生器可供選擇，能產生正炫、方波、三角波、噪聲等形式波形，帶寬也從幾赫茲到幾個吉赫茲不等。但在回旋管測試臺中需要的是頻率在10 Hz~3 kHz以下、寬度在10~200 μs的定時信號。定時輸出信號既要求能自激產生，同時也能夠接收外部觸發同步產生。輸出信號形式分導前脈沖、開啟脈沖和切尾脈沖等三種不同形式。在這種情況下一般儀表就不適應了，必須重新設計滿足回旋管測試臺要求的定時電路。在功能控制上要求智能化，具備計算機遠程控制接口[1]。

1 定時器組成原理

　　數字式定時器上的中央處理器選用的是美國德州儀器公司生產的TMS320F28335芯片。數字式定時器要產生的波形參數既可以采用遠程人機交互界面進行設置，也可通過印制板上的硬件按鈕來設置定時脈沖頻率和脈沖寬度。

　　數字式定時器由內觸發和外觸發兩種方式來產生同步脈沖。內觸發一般用于系統調試和設備維修，外觸發則用于設備系統工作。調制脈沖的脈沖寬度和重復頻率都在定時器中內部EPLD里形成，控制精度達到5 ns。數字式定時器輸出的多路脈沖信號均經過光電隔離處理最后通過光纖接口輸出。在測試臺系統中，數字式定時器輸出的導前脈沖發給前級放大器，開啟脈沖發給調制器開關，切尾脈沖發給切尾開關，另備有兩路輸出留給系統擴展，這三路脈沖之間的相對延遲均可以軟件調節。

　　數字式定時器還支持數據設置記憶的存儲功能，目的是方便用戶將上一次存儲的信號設置方便快捷地調出。記憶芯片采用電可擦寫存儲芯片AT24C08，處理芯片通過I2C總線與其完成數據交換。該芯片采用CMOS工藝，可靠性非常高，其存放數據可連續擦寫100萬次，保存年限能達到100年。圖1所示為數字式定時器組成原理圖。

2 外部總線接口設計

　　TMS320F28335芯片具有單獨的數據總線、地址總線、讀/寫、控制使能等專門用于擴展外部總線的接口。使用F28335芯片的外部接口功能（XINTF功能）可以很方便地擴展具有總線接口的外部異步器件，如A/D采樣芯片、數字存儲芯片等。

　　XINTF接口功能使得F28335芯片可以與不同設備之間實現無縫連接，包括EPLD。 在自制的定時器中把EPM1270當做外部芯片，用總線方式連接實現數據交換。其相關的實現連接功能的邏輯控制電路在EPLD里完成。

　　F28335的XINTF接口既可以配置成16位模式，也可以配置成32位模式[2]。下面以常用的16位模式來說明連接方式。如圖2所示。

　　考慮到F28335和外部器件速度不匹配的情況，一般采用異步方式來讀寫控制。

　　圖3所示是標準讀時序圖，在讀信號低有效且等到同步XREADY信號穩定2個時鐘周期后數據達到穩定狀態時才開始讀。在讀信號由低變高時完成讀操作。

　　與讀時序圖一樣，在寫信號為低有效時，寫數據已經在數據總線上，但不立即寫入，由圖4分析得到，要等同步信號XREADY達到穩定狀態后在寫信號由低變高時完成寫操作。

　　有關F28335的連接采用VHDL語言來實現,其有關總線地址譯碼模塊的代碼如下：

　　有關內部端口輸入輸出控制功能的模塊代碼如下：

3 過脈寬和過占空比保護

　　大功率脈沖回旋管本身對輸入的脈沖技術指標要求非常嚴格。在實際使用中，對脈沖寬度和脈沖工作比必須加以實時監控和保護[3]。實時監測輸入的觸發定時脈沖，并進行過脈寬（過τ）保護和過占空比（過D）保護是自制數字式定時器電路的另一個主要功能。該部分保護功能是在EPLD中完成的。基本組成框圖如圖5所示。

　　采用同一頻率源的兩個分頻信號n×clk和m×clk作為計數器時鐘，對定時脈沖的正脈寬和負脈寬進行計數，通過對m和n的調整，修改占空比D = n/(n+m)。脈沖計數器負責對正、負脈沖計數，脈沖鎖存器負責鎖存脈寬計數結果（在當前脈沖結束時鎖存），過τ比較模塊將正脈沖計數結果與過τ門限比較，輸出過τ控制信號。過D比較模塊通過對正、負脈沖計數結果進行比較，輸出過D控制信號。

　　該電路在大多數情況下，已經能很好地完成過D、過τ保護功能。但在出現工作周期達秒量級以及多重頻時需要改進。

　　當工作周期很大時需要兼顧最小脈寬所要求的計數精度。例如，當前晶振頻率為20 MHz，則計數時鐘精度為50 ns，如果最大周期為５s，則需要計數器長度為26 bit，這樣EPLD中所有數據總線上的鎖存器、比較器都必須設為26 bit，從而占用大量內部資源。假設最大允許脈寬為τ，而最大允許占空比為D，設在無過D故障時需要計數的負脈寬為Y ，則D = τ/(τ + Y) ，推出Y =τ(1 -D)/ D ，因此對負脈寬的計數只需計到Y就可以滿足過D和過τ檢測的需要。如圖6所示，t1~t2時間段對正脈沖計數，在下降t2沿正脈沖計數停止；t2~t3時間段對負脈沖計數，計滿Y（到t3）后停止負脈沖計數，等待下一周期開始（t4）時鎖存2個計數結果。此方法可以減少可編程器件內部資源的消耗。

　　此外，在多重頻工作的情況下，首先要對定時信號進行分析，根據信號各自的特征找出規律，處理方法也有相應變化。以下就對其中一種多重頻脈沖情況加以說明，如圖7所示。

　　這是一種非常典型的帶導前脈沖的定時信號，需要對周期T進行過D、過τ保護。周期T中包含T1和T2兩個小周期，其中T1為導前脈沖，導前的負脈沖Y1寬度與Y2相比非常小，通常在20 μs以下。利用這一規律在電路中增加一個導前判斷模塊，在該模塊中對負脈沖進行計數，當計數值小于Y1時，數據鎖存控制端在接收到信號上升沿（T2上升沿）時不動作，鎖存器輸出保持不變，過D、過τ結果無變化。只有當計數值大于Y1時，即導前負脈沖計數已經結束，已完成對Y2的計數，此時接收的信號上升沿為大周期的上升沿（T和T1上升沿），鎖存器鎖存當前周期T的正、負脈沖計數結果，為過τ和過D檢測提供依據。

4 數據顯示設計

　　為方便測試使用人員了解參數的設置情況，脈沖頻率數據和頻率數據的顯示必不可少。為使自制數字式定時器具有通用性，系統設計了兩種顯示方案。

　　⑴本地數碼管顯示方式

　　在定時器印制板上設計了兩組四位數碼管，分別顯示頻率信息和寬度信息，可以通過按鍵接口實現本地設置數據調整。這種方式一般適用于本地控制方式。顯示驅動芯片采用MAX7219,電路原理圖如圖8所示。

　　⑵遠程人機界面顯示方式

　　儀表的智能控制是目前系統設計的基本要求。自制數字式定時器留有串口通信接口，通過標準ModBus協議，可以與人機界面實現遠程數據交換。這種方式一般適用于遠程控制方式。人機界面選用的是Kinco公司的MT4214T,參數顯示采用圖形界面，表達直觀。

5 隔離措施

　　由于大功率設備一般工作在高微波輻射、強電磁干擾的環境中，而數字式定時器是敏感度較高的小信號電路，同時，內部的信號電纜往往靠近功率設備且走線距離長，存在信號串擾的現象，因此數字式定時器的安全可靠工作至關重要，是影響回旋管測試臺性能的關鍵設備。

　　為增強抗干擾能力，選用全隔離設計方案。供電電源直接由直流24 V DC/DC變換得到，觸發輸入脈沖和定時輸出脈沖全部采用多模光纖形式接口隔離。印制板上盡可能增加電源層和地線層，芯片的每個電源引腳均放置一個去耦電容，電路板數字走線應該避免交叉。同時測試臺設備確保留有三種接地柱：數字地、模擬地、安全地。各分機使用的數字地、模擬地與安全地必須嚴格區分，不能在內部形成公共接地點[4]。

　　經過這些措施保障，設備系統工作穩定可靠，在實際使用中得到驗證。

6 結論

　　回旋管測試臺中所使用的數字式定時器屬于一種自制設備，具備一般智能儀表的特點。定時器的電路設計自動化集成高，控制方式靈活，擴展功能強，同時遙控接口符合標準工業控制協議，方便用戶與其他智能儀表設備進行統一對接控制。基于數據總線方式設計的數字式定時器已經在多個品種的測試臺產品中獲得成功應用，工作穩定可靠。

　　參考文獻

　　[1] 鄭新. 雷達發射機技術[M]. 北京:電子工業出版社, 2006.

　　[2] 徐佩.高性能DSP芯片TMS320F2812應用技術研究[J]. 航空計算技術, 2007(5):86-88．

　　[3] 徐湘寧,姜勇,謝英,等. 固態發射機中雙工控制板的設計[J]. 電子工程師, 2008(6):7-11．

　　[4] 馬駿聲. 電子抗干擾技術概述[J]. 航天電子對抗, 2001(1): 35-39.