0 引言

    由于近年來生物電子、物聯網的發展，可穿戴設備以及超小型物聯網終端等對于中短距離通信提出了越來越高的要求。因為這些設備都不具有有線的電源，一般采用電池、無線充電、自然能量收集等方式給系統提供能量。所以低壓低功耗成為這些設備需要克服的首要問題。而鎖相環的功耗在整個系統能量損耗里面占有非常大的比例，減小鎖相環的功耗已經成為一個迫在眉睫的瓶頸。為了減少鎖相環的功耗，也為了適應數字電路供電電壓降低的發展趨勢，低壓鎖相環成為了研究人員共同的興趣。

    鎖相環主要由鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器以及分頻器幾大部分組成，低壓低功耗的設計要求對電荷泵、壓控振蕩器以及分頻器的設計提出了新的要求和挑戰。本文主要歸納了近年來國際上針對于低壓低功耗鎖相環的實現提出的新的技術和電路。

1 低壓電荷泵

    電荷泵電路的發明對鎖相環的發展起到了至關重要的作用，在電荷泵正常的工作電壓范圍內，可以將電荷泵的增益看作是無限大。正常電壓工作的電荷泵為了保證電流源和電流沉能夠對后續電路進行等電流的充放電，需要使用共源共柵的電流鏡，才能保證流入和流出的電流不會有較大的失配。如果使用共源共柵結構，加上開關的兩個MOS管，整個電荷泵從電源到地則需要串聯6個MOS管，所以在低壓條件下是不被允許的。用于低壓下的電荷泵電路一般都放棄共源共柵電流鏡結構帶來的匹配上的優勢，這樣就可以在電源到地的通路上減少兩個MOS管對電壓的損耗。

1.1 運放反饋補償電荷泵

    由于低電源電壓限制了共源共柵電路的使用，必須要有其他的技術來保證電荷泵電路中對環路濾波電路的充放電匹配。文獻[1，2]則提出了用運算放大器對電荷泵的偏置電路進行補償的技術。圖1（a）^[1]中相對于普通電荷泵引入了一個運算放大電路，對電荷泵因為輸出電壓不同導致I_CH和I_DIS電流的不匹配進行補償。從圖中可以看出，反饋運放通過控制V_BP來達到使電荷泵輸出相匹配的效果。雖然通過圖1（b）中可以看出，電荷泵的I_CH和I_DIS的電流得到了匹配，但是I_CH和I_DIS的電流會隨著電荷泵的輸出電壓的不同而變化。

    為了解決I_CH和I_DIS電流隨輸出電壓變化的問題，文獻[3-5]中新提出電荷泵的二級補償電路。圖2^[5]中二級補償電路的引入不僅僅減少了I_CH和I_DIS的電流的不匹配情況，還保證了I_CH和I_DIS的電流不會隨著電荷泵的輸出的不同而變化。圖中電荷泵電路有兩級復制反饋電路，第一級補償電路控制V_BP2，使得充電電流I_CH2與放電電流I_DIS1相同；第二級補償電路控制V_BN2，使得放電電流I_DIS2與充電電流I_CH1相同，所以最終所有的充放電電流都相同。

1.2 運放隔離電荷泵

    為了避免電荷泵因為輸出電壓不同導致對后續電路的充放電電流的不匹配，一種直觀的解決方案就是保證電荷泵輸出電壓不變。文獻[6]中提出使用有源濾波電路，將壓控振蕩器控制電壓V_ctrl和電荷泵輸出隔離。電路原理如圖3所示。

    圖3中電荷泵電路的第二部分（Path#2）是第一部分（Path#1）的復制，它們擁有相同的NMOS偏置和PMOS偏置，因為在第二部分電路中的開關(M_P2，M_N2)都一直處于導通狀態，并且V_REF電壓使得通過M_P2和M_N2的電流與通過M_P1和M_N1的電流相同。由于運放的原因，V_CP和V_REF保持相同，所以使得第一部分的UP和DN的電流在不同的工藝、電壓和溫度下保持匹配。不過值得注意的是在設計電荷泵時，需要保證第一部分的MOS管尺寸與第二部分完全一致，并且畫版圖的時候需要格外小心。這樣才可以減小因為第一部分與第二部分不匹配所產生的鎖相環輸出參考噪聲。

1.3 開關配對技術

    由于沒有了共源共柵結構的電流偏置，并且因為電源電壓較小，給開關的導通過驅動電壓也很小，致使開關要做得較大才能保證開關有較小的導通電阻。所以，開關信號的饋通就成了一個比較嚴重的問題。為了消除信號饋通對電路造成的影響，文獻[7]引入了開關配對技術。開關配對技術能夠產生一個與時鐘信號對偏置電路產生的時鐘饋通相反的信號，能從一定程度上抵消時鐘饋通對偏置電路的穩定性的影響。開關配對技術的電荷泵電路如圖4所示。

2 低功耗壓控振蕩器

    壓控振蕩器作為鎖相環的核心模塊之一，其工作頻率范圍決定整個鎖相環能夠輸出的頻率區間，它的頻率增益影響整個鎖相環的帶寬和相位裕度。而壓控振蕩器主要分為兩個大類，一類為電感電容壓控振蕩器，另一類為環路壓控振蕩器。電感電容壓控振蕩器具有噪聲性能好、頻率增益小的特點，而環路壓控振蕩器則占用面積小、工作頻率范圍寬。兩類壓控振蕩器各有所長，在不同的應用場合下，研究人員會選擇不同類型的壓控振蕩器。由于需要實現低壓低功耗的壓控振蕩器，普通結構已經不能滿足人們的需求，各類新型結構的壓控振蕩器也逐一被研發出來。

2.1 基于體驅動的環路振蕩器

    體驅動技術是解決低壓下閾值電壓限制最有效的技術之一，并且體驅動最典型和常見的應用是低壓下運算放大器的設計。體驅動最大的好處是它允許輸入的電壓可以為零值、負值甚至少量的正值。所以體驅動技術可以使電路的輸入電壓范圍達到普通電路所無法滿足的寬度，并且在超低電壓(<300 mV)下應用體驅動技術的電路的輸入范圍可以達到軌到軌。

    圖5^[6]中所示的壓控振蕩器電壓則是應用了體驅動技術，壓控振蕩器的控制電壓由圖中PMOS管M_P1與M_P2的體端輸入，從而控制各個延遲單元的時延，達到控制壓控振蕩器頻率的作用。不過由于基于體驅動的環路振蕩器頻率增益不高，為了避免由于工藝、電壓和溫度變化使壓控振蕩器無法在需要的頻率范圍工作，一般需要用到控制振蕩器偏置電流的方式粗略地調整壓控振蕩器頻率范圍（圖5中V_AFC）。

2.2 基于可變電容的環路振蕩器

    絕大多數環路振蕩器都用了控制偏置電流的方式來改變壓控振蕩器的頻率，但是對于低壓下的環路振蕩器而言，閾值電壓的限制使振蕩器的輸入范圍變得非常窄。解決這種問題的方法一為用2.1中介紹的體驅動技術，另一種是用可變電容負載控制每一級壓控延遲單元的時延^[7]。圖6中的壓控振蕩器不僅僅是像傳統壓控振蕩器一樣用了偏置電流去控制壓控振蕩器的頻率，而且還在每級延遲單元用了可變電容負載。圖6（a）中的NMOS電流偏置陣列給整個壓控振蕩器提供電流，并且由5位的控制字來補償由于工藝、電壓和溫度差異引起的變化（粗調）。而每一級延遲單元的可變電容則是對壓控振蕩器的輸出電壓進行較為精細的調整。

2.3 變壓器反饋電感電容壓控振蕩器

    傳統電感電容壓控振蕩器的交叉NMOS管直接連在了地上，所以壓控振蕩器的輸出電壓范圍極限為正負電源電壓。并且電壓很低的情況下，VCO振蕩的過程中MOS管有較長一段時間處于截止狀態，且導通狀態下也沒有較高的過驅動電壓。

    使電感電容壓控振蕩器能夠在低壓下使用，一種命名為變壓器反饋的結構被研發了出來^[8]。在變壓器反饋的壓控振蕩器中（如圖7），交叉NMOS對的源端接在了變壓器上。由于變壓器的原因，V_S可以變化到比地還要低的電壓，以至于使壓控振蕩器的輸出電壓范圍大大增加。所以，對于同樣的輸出電壓范圍，這種類型的壓控振蕩器可以工作在更低的電壓條件下。

3 低壓下高速分頻電路設計

    一般為了滿足D觸發器的速度需求，單相位時鐘技術得到了較為廣泛的應用，如圖8，這種電路的優點為：不需要輸入差分信號，只需單一相位的時鐘信號即可；并且此電路相較于普通的D觸發器而言，所使用MOS管數量有明顯減少，且每個信號的負載減小，使得整個電路的速度得到較大提高。但是，這個電路由于是基于電荷存儲的，在MOS管關斷時會有一定的漏電流，所以電路需要有一定的刷新周期才能保證正常工作。即是，電路不能工作在很低的頻率下，需要工作在至少10 MHz以上頻率的電路。擴展單相位時鐘技術的二分頻器如圖9所示。

    從圖8的相位時鐘D觸發器可以看出，從電源到地串聯著3個MOS管，為了進一步提高整個電路的工作速度，擴展單相位時鐘技術被提出^[9]。從圖9的擴展相位時鐘技術的二分頻電路中可以看到，從電源到地的通路上只串聯了兩個MOS管，這樣大大提高了電路的充放電能力，使整個電路的速度得到提高。

4 結論

    本文總結了近年來的實現低壓低功耗鎖相環的一些關鍵技術，這些技術解決了目前實現低壓低功耗所面臨的電荷泵電流失配、壓控振蕩器控制電壓輸入范圍窄、壓控振蕩器輸出電壓范圍小以及分頻電路工作速度低等一系列的問題。

參考文獻

[1] LEE J S，JIN W K，CHOI D M，et al.A wide range PLL for 64x speed CD-ROMs and 10x speed DVD-ROMs[J].IEEE Trans.Consumer Electronics，2000，46(3)：487-493.

[2] LEE J S，KEEL M S，LIM S I，et al.Charge pump with perfect current matching characteristics in phase-locked loops[J].Electronic Letters，2000，36(23)：1907-1908.

[3] BOU-SLEIMAN S，ISMAIL M.Dynamic self-regulated charge pump with improved immunity to PVT Variations[J].IEEE Trans.Very Large Scale Integr.(VLSI) Syst.，2014，22(8)：1716-1726.

[4] HA K S，KIM L S.Charge-Pump reducing current mismatch in DLLs and PLLs[C].in Proc.EEE Int.Symp.on Circuits and Systems，2006.

[5] HWANG M S，KIM J，JEONG D.-K.Reduction of pump current mismatch in charge-pump[J].Electronic Letters，2009，45(3)：135-136.

[6] MOON J W，CHOI K C，CHOI W Y.A 0.4-V 90-350-MHz PLL with an active loop-filter charge pump[J].IEEE Trans.Circuits Syst.I，Reg.Papers，2014，61(5)：319-323.

[7] CHEN W H，LOKE W F，JUNG B.A 0.5-V, 440-μW frequency synthesizer for implantable medical devices[J].IEEE J.Solid-State Circuits，2012，47(8)：1896-1907.

[8] KWOK K C，LUONG H C.Ultra-Low-Voltage High-Performance CMOS VCOs using transformer feedback[J].IEEE J.Solid-State Circuits，2005，40(3)：652-660.

[9] SOARES J N，VAN NOIJE W A M.A 1.6-GHz dual modulus prescaler using the extended true-single-phaseclock CMOS circuit technique(E-TSPC)[J].IEEE J.Solid-State Circuits，1999，34(1)：97-122.