0 引 言
隨著聲表面波(Surface Acoustic Wave，SAW" title="SAW">SAW)技術(shù)的發(fā)展，SAW傳感器" title="傳感器">傳感器已經(jīng)成為重要的一個分支。聲表面波傳感器以其體積小，重量輕，功耗低，以及靈敏度高，抗干擾強，精度高，重復(fù)性和一致性良好的特點，可以實現(xiàn)無線傳感，便于大批量生產(chǎn)，成本低，目前已經(jīng)成為了各種高性能傳感器的首選。
常用的SAW氣體傳感器由SAW器件、敏感薄膜和信號處理" title="信號處理">信號處理電路組成。在實際使用中，為了使聲表面波傳感器使用更加方便，需要最終設(shè)計制造出一塊集環(huán)境感應(yīng)、數(shù)據(jù)讀出和數(shù)據(jù)處理為一體的專用電路，因此該電路最終將是一塊大規(guī)模的混合信號處理電路，是整個傳感器電路的一個重要模塊，需要仔細設(shè)計和優(yōu)化。對于聲表面波氣體傳感器的處理電路設(shè)計，文獻[2，3]分別報道了采用相關(guān)高頻震蕩電路實現(xiàn)傳感器信號處理的方法。文獻[2]中采用了改進的皮爾斯振蕩器和 DDS檢測法對其信號進行處理。2005年，Shen Yutang等人提出了一種新的聲表面波傳感器電路設(shè)計方案，采用了模擬與數(shù)字結(jié)合的方法，利用雙通道結(jié)構(gòu)取得了較好的結(jié)果。
本文通對SAW傳感器原理的分析和研究，結(jié)合設(shè)計SAW氣體傳感器的要求，設(shè)計了一個該傳感器后端的信號處理電路，著重分析了其后端頻率檢測電路的原理，并對其可能產(chǎn)生的誤差進行了分析，提出了電路設(shè)計方案和具體結(jié)構(gòu)，并利用FPGA技術(shù)對該電路做出了具體的實現(xiàn)。
1 SAW氣體傳感器原理
聲表面波是一種在固體表面?zhèn)鞑サ膹椥圆āＳ捎谶@種波是在固體的表面進行換能和傳播的，所以信息的注入、提取和處理都相對比較方便。根據(jù)文獻[5]可知，外界環(huán)境對SAW器件波速的影響可以用式(1)表示：
2 電路設(shè)計
設(shè)計SAW傳感器信號處理電路的最終目標是制造一塊集高頻振蕩、混頻、濾波和頻率計數(shù)為一體的專用集成電路，顯然該電路是一個混合信號的處理芯片。為了較容易地完成整個系統(tǒng)的設(shè)計，按功能將圖1電路分為振蕩、混頻、濾波、波形變換和頻率檢測五個部分。在具體電路設(shè)計中，采用諧振頻率為433．92 MHz的SAW器件。首先利用正反饋原理，并采用電容反饋式結(jié)構(gòu)設(shè)計SAW振蕩器，將外界環(huán)境變化轉(zhuǎn)換為正弦頻率信號后，再選用Motorola公司的 MC1496混頻器將正弦信號混頻并濾波，得到的信號經(jīng)過波形變換后，成為一個頻率范圍在2 MHz左右的方波信號。于是，接下來的重點將是設(shè)計一個可以精確測量方波信號的頻率檢測電路。
2．1 頻率檢測原理及誤差分析
為了能夠精確地檢測出輸出信號的頻率，采用基于FPGA的數(shù)字式頻率計的方法。常用的數(shù)字式頻率檢測方法有直接測頻法、周期測頻法、多周期測頻法等。通過對這幾種方法的研究和比較，選用直接測頻法對輸出信號進行檢測。
直接測頻法就是在一定的時間間隔T內(nèi)，也就是所謂的閘門時間內(nèi)測得輸入周期信號重復(fù)變換的次數(shù)N，于是根據(jù)頻率與周期的關(guān)系，被測信號的頻率可以表示為：
直接測頻法會產(chǎn)生測量誤差，該誤差可以表示如下：
通過對上述原理的分析，給出頻率計的整體設(shè)計方案如圖3所示。該頻率檢測電路劃分為6個子模塊電路。通過各個分塊設(shè)計，可以利用FPGA的優(yōu)勢與可編程性，自頂向下，分塊地實現(xiàn)各模塊的功能。
各單元電路的功能分別是：
- 放大整形電路 把被測信號轉(zhuǎn)變成脈沖信號。
- 閘門選擇電路 產(chǎn)生不同的閘門開通時間丁。
- 分頻器電路提供時基信號，作為時間基準。
- 門控電路產(chǎn)生閘門開通、計數(shù)器清零和鎖存器的鎖存信號。
- 計數(shù)器將信號頻率以十進制數(shù)的形式記錄。
- 鎖存器將十進制計數(shù)器計得的數(shù)鎖存下來。
在設(shè)計中，通過兩位量程選擇開關(guān)的控制，對時鐘信號進行分頻，可以得到1 s，100 ms，10 ms和1 ms四個不同的閘門開通時間。同時，計數(shù)部分采用六位十進制計數(shù)，于是可以得到0．1～100 MHz四個頻率檢測量程。
2．3 仿真及其測試
利用VHDL" title="VHDL">VHDL語言對電路的各個子模塊編寫相應(yīng)的代碼，并用EDA軟件QuartusⅡ?qū)υ闯绦蜻M行了編譯、優(yōu)化、邏輯綜合，自動地將VHDL語言轉(zhuǎn)換成門級電路，進而完成了對電路的分析、驗證、自動布局布線、時序仿真、管腳鎖定等各種工作。最終所設(shè)計的頂層電路如圖4所示。該電路結(jié)構(gòu)中，clk為系統(tǒng)的時鐘信號；Fx為輸入的檢測信號；s1，s2為整個電路的量程選擇控制輸入端。通過s1， s2可以控制頻率檢測電路檢測范圍。
最后，采用了Altera DE2開發(fā)板，將設(shè)計的電路下載到硬件電路中，從而完成了對整個頻率檢測電路的設(shè)計工作，并利用函數(shù)發(fā)生器對電路進行了驗證。在2 MHz左右的測試結(jié)果如表1所示。
3 結(jié) 語
本文設(shè)計了一種SAW傳感器中的信號處理電路，對該電路中的頻率檢測部分，利用了FPGA技術(shù)，使頻率檢測的范圍和精度滿足了傳感器的要求。通過對所設(shè)計電路的計算機仿真和實驗，驗證了設(shè)計的信號處理電路的可行性。