1、引言
近年來，導航領域對高性能運算及信號處理的要求越來越高。對目前大多數基于VME總線的并行多處理器系統而言，總線帶寬已經成為制約系統處理能力的瓶頸。VME64X的總線帶寬為320Mb/s，已經不能滿足要求高吞吐量、低延遲的系統，迫切需要一種新的運算架構來滿足實時高性能的導航和信號處理需求。PICMG協會在ATCA構架的基礎上提出了一種MicroTCA構架。
2、AdvancedTCA構架
ATCA(advanced telecom computing architecture)高級電信計算構架采用點對點交換互連結構以實現高速數據傳輸$接口信道建立在LVDS(低壓差分信號)差分對基礎之上,電氣特性達到3.125GHz，數據編碼使用8b/10b編碼機制。交換互連拓撲結構分為：雙星型、雙-雙星型和全網狀。
ATCA構架能夠實現6.25Gbit/s的速率，高達2.5Tbps的總帶寬，支持熱插拔和冗余備份，99.999%的可靠性，每板高達200W的散熱功率。此外還支持不同通訊協議之間的互連，包括以太網和光纖傳輸、InfiniBand、RapidIO、PCI Express等。
由于成本較高，占用空間大，設備管理和冷卻供電復雜，以及必須使用載板來容納AMC模塊，使得ATCA構架適用于大規模、集中式的電信應用。
3、MicroTCA構架
3.1 MicroTCA主要標準
兼容ATCA、AMC.0規范；可裁減的成本、尺寸以及模塊；模塊化的設計；可擴展的背板帶寬，1~40Gb/s；300mm、19英寸可上架機箱，支持高級系統管理；每個AMC模塊20~80W的散熱；支持-40℃~+65℃的溫度范圍；可靠性99.9%~99.999%；最低8年的使用壽命；支持星型、雙星型和全網狀拓撲結構；支持熱插拔。
3.2 MicroTCA系統構成
1個典型的MicroTCA系統包括：12塊AMC模塊、1個或2個MCH(MicroTCA Carrier Hub)、互連背板以及電源、散熱等模塊(見圖1)。MicroTCA系統支持AMC.0的所有規格的板卡。MCH是MicroTCA系統的主要組成部分之一，功能類似于載板，以容納AMC模塊。作為載板集中器，MCH能夠同時進行12個AMC模塊之間的互連和管理。
圖1 MicroTCA系統架構
4、AMC構架
AMC是新一代擴展卡的規范，支持熱插拔，支持高速互連，支持豐富的處理器構架，主要面向于通信和嵌入式領域，同時具有低成本和模塊化的靈活配置。
AMC模塊是MicroTCA系統的重要組成部分，通過對AMC模塊的使用能很容易地實現系統擴展、模塊化設計，從而方便地實現各種系統功能。AMC模塊包括CPU、DSP模塊、網絡處理器(NPU)、存儲模塊以及各種各樣的I/O模塊。
MicroTCA系統支持如圖2所示的6種尺寸的AMC模塊。
圖2 AMC模塊的規格
不同尺寸的AMC模塊能夠容納的器件是不同的，并且都有自己潛在的應用范圍。用戶可以根據自己的應用領域靈活地選擇相應的模塊。
5、MicroTCA信號處理機
采用如圖3所示的MicroTCA雙冗余構架構造了一套信號處理機。
該系統主要由CPU控制板、DSP信號處理板、網絡通信板、數據采集板(A/D、D/A)、存儲模塊和機箱構成。
AMC處理器模塊采用英國并行公司的PR AMC/33x，該處理器配備2.0GHz Intel Pentium M處理器，支持PCI Express x8(AMC.1)、2個千兆以太網(AMC.2)、2個串行ATA150(AMC.3)。具有強大的處理能力和高速的數據傳輸。
信號處理模塊(AMC DSP)采用Surf公司的DSP模塊SurfRider AMC板，單板可最多容納8顆TI C6455 DSP，板載FPGA管理接口通信。
存儲模塊采用Kontron公司的AM4500，最大120GB的存儲量。兼容AMC.3規范。
網絡模塊采用Kontron公司的AM4300，帶4個10/100/1000Mb自適應以太網接口，支持PCI Express x8、x4、x2、x1鏈路。兼容AMC.2規范。
MicroTCA機箱采用德國Rittal公司的3U 14槽19英寸可上架機箱。
圖3 信號處理機結構圖
通過AM4300可同時將4路千兆網絡數據引入系統，通過背板互連將數據送入SurfRider模塊進行DSP處理，同時可將數據送入AMC4500進行同步存儲。處理器AMC模塊PR AMC/33x負責整個系統的協調調度。該系統可運行VxWorks及Linux等主流操作系統，還支持Vxworks進行實時信號處理。
5.1 硬件設計
系統的硬件結構設計見圖4。整個系統采用MicroTCA并行構架，由信號處理模塊、數據采集模塊、網絡通信模塊、存儲模塊和控制器模塊構成。各模塊之間通過AMC規范定義的各種高速總線進行互連。本系統中包括Serial RapidIO、Fiber Channel、Ethernet、PCI Express。
圖4 系統結構圖
信號處理模塊由兩塊DSP多處理器板構成。從功能上劃分，用第一片DSP處理板C6455完成速度補償以及抗異步干擾模塊、脈沖壓縮模塊的功能；用第二片C6455完成動目標處理模塊、非相參積累模塊、雜波圖以及恒虛警檢測(CFAR)模塊及點跡提取模塊的功能。兩板之間通過Serial RapidIO進行數據通信。峰值速率高達3.125GBps。
每塊處理板包含8顆TI DSP定點處理器C6455，主頻高達1GHz，每DSP帶32M DDR2 DRAM，運算節點之間通過共享內存提高系統通信能力。單顆DSP運算能力達8000 MIPS，每塊信號處理板運算能力高達64000 MIPS。8顆C6455之間也通過RapidIO進行連接構成并行處理系統。存儲模塊和采集模塊完成導航數據的高速采集和實時存儲。DSP信號處理板硬件構架見圖5。
圖5 信號處理板構架
5.2 軟件設計
信號處理以及實時成像對運算量和實時性要求很高，往往無法由單顆DSP完成。本系統的硬件架構可以對系統中的任一片或幾片DSP模塊進行相應功能的編程，多個模塊組成的并行處理系統保證實時的數字信號處理能力。用本系統進行脈沖壓縮時，采用串行處理方法，將數字脈壓的卷積過程轉化成三步運算，即先將輸入信號進行傅立葉變換，再乘上與輸入信號相匹配的濾波系數，將乘積進行逆傅立葉變換，最終得到脈沖壓縮結果。于是，可將處理任務分解成三個流水處理過程：(1)FFT；(2)復數乘法；(3)IFFT。即將信號的卷積實現從(1)式到(3)式的變換。
y(n)=x(n)*h(n) (1)
式中x(n)為輸入信號，h(n)為匹配濾波系數，用FFT法實現數字脈壓，即完成：
y(n)=IFFT(X(jω)·H(jω)) (2)
y(n)=IFFT(FFT(X(n))·FFT(h(n))) (3)
按照算法的數據流走向分別分配給相應的DSP芯片完成FFT、復乘和逆FFT，采用這樣的串行處理%能夠把數據在一個包內處理并傳送至下一流程，無需考慮數據的等待和拼合，處理流程加快，程序容易編制。
6、結論
文中構建的基于MicroTCA構架的DSP并行處理導航系統，克服了傳統VME、CPCI總線系統帶寬方面的不足，先進的構架支持RapidIO、PCI Express、Fiber Channel以及Ethernet等高速總線的背板互連.系統的信號處理能力可以通過增加信號處理板很容易地進行擴張。該系統運行穩定，處理能力強，帶寬高，實時性好且支持-40℃~+65℃的溫度范圍。隨著MicroTCA構架被PICMG制定為標準發布，MicroTCA構架將會更多地應用于地面導航、雷達成像等領域。