X-bit Labs近日專訪了Intel德國不倫瑞克研究院主管、48核心處理器的兩位設計主管之一Sebastian Steibl。Intel歐洲研究院是一個相當龐大的組織，旗下有包括不倫瑞克在內的20個實驗室，擁有大約900名研究員。
問：SCC中每兩個核心組成的Tile可以運行在自己的頻率上，內存控制器也有不同的頻率，但整個網格網絡看起來卻是統一頻率。未來芯片是否也會這樣不同的部分有著不同的內部頻率？
答：我不是產品事業部的，所以不能對實際產品發表評論，但是我們創造了這種試驗芯片，所以如果微處理器永遠停留在同樣的時鐘頻率上，我肯定會很吃驚。作為研究人員，我個人同意你的說法。當然停留在同樣的頻率上也有好處，比如說控制功率門限。除了頻率不同之外也有其他選擇，比如降低芯片某些部分的速度，甚至在特定始終循環里徹底關閉某一部分。我想我們會看到芯片的不同部分根據任務需要運行在不同性能點上。
問：AMD Llano之類的異構多核心理念是不是會更好一些？
答：異構處理是最理想的方案，但也有一些需要注意的地方，比如應用負載均衡、標量處理，矢量處理也是很復雜、低效的。只有在應用程序內通過指令集才能實現。如果操作系統或者常駐內核能夠分析應用程序的需要，將負載導向何時的處理器(矢量、標量、矩陣等等)，集成異構處理器的效率將是驚人的。
硬件正在拉大相對于軟件的領先地位。二十世紀八十年代，硬件的效率無法滿足軟件；九十年代初，硬件和軟件基本持平；新千年里，硬件能力每隔一年就能超過軟件需要大約六個月。軟件開發還沒有自己的摩爾定律。
問：您如何看待AMD Fusion理念？它是否會成功？
答：它不僅會成功，也是不必避免、必不可少的。它對物理分離的標量和矢量處理器來說效率不足(綜合起來就高效了)。通過三級緩存進行處理器內部通信的優勢非常明顯，不容忽視。還有新的制造工藝。打造這種超級復雜的系統是經濟可行的。
問：你們是如何將48個核心放在一起并保持125W熱設計功耗的？這太牛了。
答：我們有能力很好地管理功耗，比如不同的電壓和頻率分區，同時我們也在設計方面做出了一些犧牲(比如前邊提到的缺乏矢量浮點單元和二級緩存一致性)。
問：關于SCC集成的高效四通道DDR3內存控制器有沒有更多信息可以透露？它和目前使用的內存控制器有何不同？
答：SCC里的內存控制器是根據不同操作點進行優化的。每個內存控制器需要配合12個核心，就并行機制而言是相當多的，因此它針對更好地管理大量單線程進行了優化，而不是少量多線程。它針對更高并行度的訪問進行了優化，而傳統內存控制器更適合有限數量線程情況下的性能。
問：那么這代表著內存控制器的未來？
答：它是一種適合多核心架構的內存控制器，也能很好地用于大核心。
問：在SCC項目上，軟件開發產業有什么責任？這種系統是否已向軟件廠商出貨？
答：我們已經開始和特定的外部合作伙伴分享這種系統。目前已經取得了一些很有趣的成果，而且我想今年夏天還會有更有趣的消息。這些機構才應該對他們的成果發表評論。
問：SCC中每兩個核心組成的Tile可以運行在自己的頻率上，內存控制器也有不同的頻率，但整個網格網絡看起來卻是統一頻率。未來芯片是否也會這樣不同的部分有著不同的內部頻率？