亮點：

·         Synopsys DesignWare^® AEON多次可編程（MTP）超低功耗（ULP）非揮發(fā)性存儲器（NVM）知識產(chǎn)權（IP）已專為功耗和面積敏感的無線應用和RFID/NFC標簽而進行了優(yōu)化

·         與上一代產(chǎn)品相比，單比特讀取功能和低至0.9V的讀取操作將功耗降低了90%

·         通過復用片上現(xiàn)有的模擬模塊，面積比以前的Synopsys NVM IP縮小了50%，從而降低了總系統(tǒng)成本

·         支持高達10萬次的擦寫次數(shù)，使RFID 和NFC標簽可被多次重復使用

·         快速擦寫模式使制造廠的擦寫時間降低多達70%

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權（IP）及服務的全球性領先供應商新思科技公司（Synopsys,Inc.，納斯達克股票市場代碼：SNPS）日前宣布：其專為功耗和面積要求嚴格的無線應用和RFID/NFC集成電路而進行了優(yōu)化的DesignWare^® AEON^®多次可編程（MTP）超低功耗（ULP）非易失性存儲器（NVM）IP開始供貨。與上一代產(chǎn)品相比，通過提供一種單比特位讀取功能、低至0.9V的讀取操作以及擦寫操作中低于10uA的峰值電流DesignWare AEON MTP ULP NVM IP將功耗降低了90%。降低功耗在移動系統(tǒng)中意味著延長電池的壽命，提高RFID/NFC標簽的靈敏度，并允許更小的天線從而減小了標簽的尺寸。

 “Synopsys的ULP NVM IP降低了功耗并且縮小了面積，使我們能夠去鞏固我們在UHF RFID標簽集成電路（IC）市場上作為一家一站式解決方案供應商的強大地位，”Chipus的首席執(zhí)行官Murilo Pessatti說道：“作為一家在快速演進的RFID市場中競爭的模擬IP公司，我們需要值得信賴的IP合作伙伴，而Synopsys擁有我們可以信賴的IP質量和支持。基于我們以往利用Synopsys NVM IP所取得的成功，我們堅信Synopsys的ULP NVM IP將支持我們去創(chuàng)造具有競爭力的產(chǎn)品，以滿足我們客戶在功耗和面積方面的需求。”

“通過在我們量產(chǎn)的180納米CMOS工藝節(jié)點上提供ULP NVM IP，將使我們的客戶能夠降低其總系統(tǒng)的成本，同時滿足RFID和NFC標簽的超低功耗的需求。”SilTerra的高級副總裁Yit Loong Lai說道：“DesignWare NVM IP與我們的工藝技術高度匹配，將容量、速度和耐用性能完美融合，必將推動未來物聯(lián)網(wǎng)相關應用。”

DesignWare AEON MTP ULP NVM IP提供了單比特讀取功能，為設計師在設置功耗/時序的權衡點時提供了更大的靈活性，這種權衡點取決于峰值電流和讀取時間要求。為了降低工廠擦寫測試的成本，該IP包含了一種快速擦寫模式，它比上一代產(chǎn)品的擦寫時間縮短了70%。由于支持高達10萬次的擦寫次數(shù)，采用DesignWare AEON MTP ULP NVM IP的RFID和NFC的設計師可對其產(chǎn)品針對反復使用而進行多次重復擦寫充滿信心。另外，該IP集成了關鍵的高電壓產(chǎn)生和分布電路，以簡化集成并降低系統(tǒng)成本和面積。

“為了達到其系統(tǒng)功耗和成本的目標，處于充滿競爭的無線和RFID/NFC標簽市場中的設計師需要為其集成電路選擇功耗最低和面積最小的NVM IP，”Synopsys IP和系統(tǒng)營銷副總裁John Koeter說道：“Synopsys DesignWare NVM IP擁有業(yè)界最多樣化的CMOS MTP IP組合，并已經(jīng)成功地在40多種工藝節(jié)點上實現(xiàn)了超過30億顆的芯片出貨量。借助全新的DesignWare AEON MTP ULP NVM IP，Synopsys基于其多年處于領先的NVM技術，提供經(jīng)過驗證的、可降低集成風險同時加速產(chǎn)品上市時間的IP。”

供貨

180納米工藝節(jié)點的DesignWare AEON MTP ULP NVM IP已經(jīng)開始供貨。

關于DesignWare IP

Synopsys是一家為各種SoC設計提供高質量和硅驗證過IP解決方案的領先供應商，其豐富的DesignWare IP產(chǎn)品系列包括完整的接口IP解決方案，如廣為應用的協(xié)議控制器、物理層IP（PHY）和驗證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內核和子系統(tǒng)。為了支持軟件開發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產(chǎn)品提供驅動器、事務級模型和原型。Synopsys的HAPS®基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發(fā)人員能夠比傳統(tǒng)方法提早很久就開始為IP或者整個SoC開發(fā)軟件。憑借其健全的IP開發(fā)方法學，以及在質量、IP原型、軟件開發(fā)及綜合性技術支持的大力投入，Synopsys幫助設計師能夠加快產(chǎn)品的上市并減小集成風險。如需更多有關DesignWare IP的信息，請訪問:  http://www.synopsys.com/designware。

關于Synopsys

Synopsys加速了全球電子市場中的創(chuàng)新。作為一家電子設計自動化（EDA）和半導體IP領域內的領導者，其軟件、IP和服務幫助工程師應對設計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術已經(jīng)設計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息，請訪問：http://www.synopsys.com。