在通信接收器中低噪聲放大器(LNA)對于從噪聲中析出信號十分關鍵。控制系統內噪聲還有其他技術，包括過濾和低溫冷卻，但低噪聲放大器的良好性能，提供了一種被實踐所驗證的可靠的管理通信系統噪聲的方法。隨之而來的是對工作于X頻段(8GHz)的低功率(電池供電)LNA設計的探索。設計比較了在目標是工作于的幾毫瓦DC電源的單片微波集成電路(MMIC)中，GaAs PHEMT增強型(E模式)和耗盡型(D模式)晶體管的使用。

低功率工作目標與處理不必要的(blocking)信號的應用相互矛盾。這類應用要求嚴格過濾和/或具有良好線性的LNA，其線性特性以三階截止點(IP3)表示。還有，許多如全球定位系統(GPS)接收器等無線應用，可利用低功率LNA增強在沒有干擾或blocking信號時的弱信號。

考慮用于LNA設計的GaAs PHEMT有兩種不同的器件形式：具有典型負柵閾值電壓的D模式晶體管和具有正柵閾值電壓的E模式晶體管。正柵閾值電壓簡化了電池供電系統中的偏壓。盡管有可能采用一節電池對D模式器件供電，但它需要消耗額外的流入源電阻的DC功率以滿足偏壓要求。

在LNA設計中，第一步是確定哪種類型器件提供最好的功能與性能的組合。下一步是選擇器件的大小尺寸。器件尺寸將影響LNA的帶寬、DC功耗、噪聲值和非線性性能。對于一階效應，器件尺寸不會影響增益和噪聲值。然而，隨著器件變得更小，匹配電路和相互聯接的電阻損耗相對于器件阻抗而增加，大大增加了噪聲值。

器件尺寸的選擇在MMIC LNA設計中是關鍵的一步。漏偏電流對噪聲值的影響甚至比漏偏電壓的影響更大。此外，漏偏還影響放大器增益。沒有足夠大的電流，增益會很低。一般來說，LNA對于漏飽和電流(IDSS)偏置15%~20%，作為增益與噪聲的折衷。IDSS與器件尺寸成比例，所以較大器件將比較小器件消耗更大功率。降低DC功耗的一個途徑是在維持15%~20%的IDSS偏置的同時減小器件的尺寸。



降低漏電壓將降低DC功耗，但器件的漏電壓必須足夠高以使其工作于飽和區并能夠放大。除了隨器件尺寸縮小噪聲值增大和增益減小外，使用過小的器件還有其他缺點。包括非線性效應和由于IP3表現不佳造成的對工作帶寬內干擾信號的易感性。最適合匹配50歐姆系統的器件尺寸也有一定范圍。尺寸比這一優選范圍小或大都趨于減少帶寬，也許在窄帶應用中還不太考慮，但在中等帶寬應用中的確很重要。所以，盡可能縮小器件尺寸以降低功耗的直覺傾向，由于其他性能問題而有所緩和。這樣，設計的功耗目標確定為毫瓦級。

一旦選定了器件尺寸、偏置電流和偏置電壓，下一步是設計LNA的匹配電路。對于一般器件通常提供有非線性和線性器件模型或S參數，但它們都針特定器件尺寸，如300μm進行了優化。器件尺寸增大和縮小，誤差都會隨之增大，雖然我們還不清楚由于器件尺寸增大和縮小而增大的誤差有多大。反復設計流程被用于開發LNA以及電路布局，并且一直要進行各種檢查。最后，在將設計發出制造之前，還要進行布局設計規則檢查(DRC)。

圖1和圖2分別顯示了近乎相同的D模式和E模式LNA的布局。因為除摻雜物不同外，兩種器件的GaAs制造工藝相同，只是要求匹配電路有一點點不同，以在E模式設計上優化D模式設計。雖然兩種設計均針對一個偏置點進行了優化，還是要在各種電壓和電流范圍進行測試，以確定性能能力和DC功耗限制。



雖然兩種LNA在布局上幾乎一樣，仿真顯示在同樣的DC功耗下，E模式PHEMT有更好的性能。基于計算機仿真，E模式設計比D模式PHEMT設計在1-dB壓縮(P1dB)有更好的增益、噪聲值和輸出功率。表1對比了不同DC偏置點上的兩種LNA性能。



從仿真可以看出，對于同樣DC功耗E模式LNA的增益通常比D模式LNA高2dB。同樣，E模式器件的噪聲值通常優于D模式器件0.3dB。雖然E模式器件在1-dB壓縮時提供更大的輸出功率，在更高功率水平上其DC功耗增大，使這種比較顯失公充。對于兩種LNA的輸入和輸出阻抗匹配基本相同。

測量結果將顯示在低功LNA設計中E模式器件性能是否優于D模式器件。為了比較結果，注意對于一塊晶片樣品，MMIC工藝變化可能會使兩種LNA的結果有偏差。仿真基于統計上的一般器件。在PHEMT有源層(即閾值)摻雜情況變化，是可能引起兩種器件性能明顯變化的主要原因。所幸地，兩種LNA設計中所有匹配電路和無源器件變化——微帶線跡、電感和電阻都是一樣的以進行比較。

在可比DC功耗水平上，基于E模式器件的LNA比基于D模式器件的LNA具有更大的增益和更好的噪聲值。測量包括1-dB壓縮(P1dB)的輸出功率、噪聲值(NF)、增益(S21)和阻抗匹配(S11, S22)，結果顯示于表2。



帶有Cascade Microtech公司晶片探測系統的Agilent Technologies公司的HP 8510矢量網絡分析儀被用于測量MMID裸片。對于兩種設計，均測量了1~3V電壓范圍內的S參數。采用Sonnet Software公司輸入和輸出匹配電路軟件進行的電磁(EM)仿真，與原來采用Agilent Technologies公司Advanced Design System(ADS)進行仿真相比，頻率偏移稍高。實際設計的頻率偏移比ADS或Sonnet的預計都高得多，這可能是由于匹配電路建模誤差、PHEMT器件建模誤差，或由于晶片工藝的正常變化而造成。



 

4x12.5μm(50μm) PHEMT是由6x50μm(300μm) PHEMT的非線性模型按比例縮放。模型按比例縮放會產生誤差。較小的器件具有更高的品質系數(Q)，使其更難以匹配，并且更容易由于建模或器件的變化而出現頻率偏移。對一些實際的4x12.5μm D模式和E模式器件進行測量并重新仿真NLA，是確定由于PHEMT模型變化產生多大偏移的一個很好的途徑。不幸的是，唯一一個可在晶片制造中測量的PHEMT為標準6x50μm器件。圖3顯示了采用ADS微帶產品對D模式LNA進行的ADS仿真，以及采用Sonnet EM仿真的匹配電路和測量所得增益。增益比E模式LNA高大約3dB(圖4)。



實際器件與預計相比，噪聲值表現也在頻率上有更高的偏移。對線纜損耗進行修正后，測得的噪聲值比預計的高1dB左右。E模式器件表現的噪聲值(及增益)出優于D模式器件。圖5顯示了采用噪聲分析儀測得的D模式和E模式LNA的增益和噪聲值。



對兩種器件采用信號發生器和頻譜分析儀測量輸出功率壓縮。由于放大器比仿真在頻率上有更大的偏移，原來在8.4GHz的預測值與在8.9GHz的實測值相當。圖6顯示了實測和仿真D模式LNA輸出功率作為輸入功率以及增益的函數。圖7顯示了E模式LNA的輸出功率和增益測量。兩種器件在都傾向于比仿真預測在更低輸出功率上壓縮。這對于在同樣晶片上運行的其他設計很典型，它可能是由于正常工藝變化或建模誤差造成的。

總之，D模式和E模式LNA有顯示了超低DC功耗水平的優良性能。在漏電流(IDS)為2mA時，在1.0、1.5、2.0和3.0V分對的具有良好噪聲性能和增益的兩種設計測量其S參數。當然，輸出功率在較低電壓和DC功耗方面更受局限。測量2mA偏置電流3V時輸出功率以進行比較。正如預計的，平均而言E模式PHEMT器件比D模式器件的增益高2~3dB，噪聲值更優0.33dB。E模式器件的正柵偏壓使其更容易被集成于電池供電的低功率器件中。相反，D模式器件需要負柵源電壓(VGS)，它要求額外的負電源或使用源電阻和更高的漏電壓，以將設計轉換為單一的正電源。



概括而言，TriQuint Semiconductor公司作為測試電路制造了兩種類似的LNA設計，以及2005 Johns Hopkins University(JHU) MMIC Design Course(EE787)秋季課程其他學生的MMIC。兩種設計以mW級的低功耗，展示了良好的增益(8~12dB)和良好的噪聲值(3~3.5dB)，對于低功率LNA，E模式器件展示了好得多的增益和噪聲值。