摘 要： 對第一代開關電流存儲單元產生的時鐘饋通誤差做了合理的近似分析，設計了一種高性能開關電流存儲單元。該電路僅在原存儲單元的基礎上增加了一個MOS管，使誤差降為原來的4%，是同類研究中最簡單的結構。用它構造的雙線性積分器性能良好，可作為濾波器Σ-Δ調制器等系統的基本模塊。
關鍵詞： 開關電流存儲單元；時鐘饋通誤差；雙線性積分器
?
開關電流技術是近年來出現的一種新的模擬信號采樣、保持、處理技術。與已成熟的開關電容技術相比，開關電流技術不需要線性電容和高性能運算放大器，整個電路均由MOS管構成，因此可與標準數字CMOS工藝兼容，與數字電路使用相同工藝并集成在同一塊芯片上，這預示著它將在數模混合集成電路的發展中扮演重要角色。但是開關電流電路中存在一些非理想因素，其中時鐘饋通誤差尤為突出，它直接影響到電路的性能。近年來，國際上已提出了一些減少時鐘饋通誤差的技術方案，它們有的是利用復雜的時鐘電路算法存儲單元技術[1，2]，有的是利用復雜電路結構的差分時鐘饋通衰減技術(DCFA)[3]和零電壓開關技術[6]，還有的是只取消部分誤差的補償方案[7，8]等。最近，有人提出了時鐘饋通誤差完全補償方案[8]，但是結構較為復雜。
本文在第一代開關電流存儲單元的基礎上，對時鐘饋通誤差的產生機理做了一些近似處理，分析了時鐘饋通誤差的主要因素，提出了一種新的時鐘饋通誤差補償方案。該方案僅在第一代開關電流存儲單元的基礎上增加了一個可吸收鐘饋電流的MOS管，使誤差降為原來的4%，是同類研究中最簡單的結構。同時用它構造了雙線性積分器，可作為濾波器、?撞-?駐調制器等系統的基本模塊。
1 時鐘饋通誤差分析
圖1為第一代開關電流存儲單元，MOS管的主要寄生電容已在圖中標出。
為時鐘信號，時鐘高電平期間=VH，低電平期間V=VL。M2的柵電壓為Vgs2。
?
時鐘高電平期間，C1上的電荷為：
QH=C1(VH-Vgs2)
時鐘低電平期間，C1上的電荷為：
QL=C1(VL-Vgs2)
這里做了近似，事實上，當時鐘跳變時，Vgs2會發生變化。
時鐘高低電平跳變時，C1的電荷變化Q1將注入到M2的柵極，引起柵電壓的變化。
由于電荷注入而引起的M2柵電壓變化為：
2 高性能開關電流存儲單元
高性能開關電流存儲單元如圖2。與第一代存儲單元相比，增加了MOS管M0，M0的柵源、柵漏電容Cgs0、Cgd0與Cgs2并聯，一般可認為Cgs0=Cgd0，設Ags0為Cgs0的面積，則式(4)可變為：
比較(4)、(5)兩式可知，只要M0的尺寸大且M2的尺寸小，ΔVgs2將會大大減小，從而減小時鐘饋通誤差。
??? 雖然以上分析做了一些近似和假設，但是足以說明增加MOS管M0有助于顯著減小時鐘饋通誤差。圖3給出了高性能開關電流存儲單元的具體實現電路。圖中VR、VP、VN由MOS管M11～M16組成的電路提供。
是兩相不重疊的時鐘信號。
?
3 性能對比
分別對第一代開關電流存儲單元和高性能開關電流存儲單元仿真，輸入電流為50 μA，200 kHz的正弦信號，采樣頻率5 MHz，結果見圖4。表1中測量了兩者的誤差，其中ii表示t時刻的輸入電流，io1為第一代開關電流存儲單元產生的誤差電流(即相同時刻輸出電流減去輸入電流的差值)，io2為高性能開關電流存儲單元產生的誤差電流。由表中數據可以計算出高性能開關電流存儲單元產生的平均誤差僅為第一代開關電流存儲單元產生的平均誤差的4%。
?
?
4 應用
開關電流存儲單元的傳輸函數為H(z)=-z-1/2，所以兩個存儲單元級聯就可構成z-1。雙線性積分器的傳輸函數為
。按照圖5的接法構造雙線性積分器。因為處理的是電流信號，為保證各支路電流不會互相干擾，需用分流器將各支路電流分開。分流器主要由電流鏡構成，作用是將上一級的輸入電流通過電流鏡的鏡像作用復制出兩個與上一級輸入電流大小、方向均相同的電流。其中，分流器1由普通電流鏡構成，分流器2產生反饋電流的部分由高輸出阻抗電流鏡構成，保證反饋電流不衰減。仿真結果見圖6。圖中ii為振幅10μA、200kHz的輸入信號；io為輸出信號；iR為參考電流信號，用來檢驗輸出波形是否失真。仿真結果表明，輸入電流經過雙線性積分器后移相90°，正弦波變為余弦波，并且輸出波形無失真，表明積分器的性能很好。這種雙線性積分器可作為濾波器、Σ-Δ調制器等系統的基本模塊。
?
嚴格地說，用開關電流技術無法構成完美的雙線性積分器，這是因為無法做到各級輸出阻抗無窮大而會使信號在傳輸過程中衰減。盡管如此，本文的雙線性積分器已能滿足絕大多數場合的應用。限于篇幅，關于積分器的誤差問題在這里不做討論。
開關電流電路的最大優點是整個電路由MOS管構成，無電阻、電容、電感，易于集成，可與標準數字CMOS工藝兼容。這一優勢預示著開關電流技術將在以后的數模混合集成電路中有廣闊的發展前景。
參考文獻
[1] HUGHES J B，MOULDING K W.A switched-current technique for high performance.Electron Lett，1993，29(16)：1400.
[2] TOUMAZOU C，Xiao S.n-step charge injection cancellation scheme for very accurate switched current circuits.Electron?Lett，1994，30(9)：680.
[3] WU C Y，CHENG C C，CHO J J.Precise CMOS current?sample/hold circuits using differential clock feedthrough?attenuation techniques.IEEE J Solid-State Circuits，1995，30(1)：76.
[4] NAIRN D G.Zero-voltage switching in switched-current?circuits.IEEE Proc Int Symp Circuits and Systems.London，UK，1994：5289.
[5] YANG H C，FIEZ T S，ALLSTOT D J.Current-feedthrough effects and cancellation techniques in switched-current circuits.IEEE Proc Int Symp Circuits and Systems.New?Orleans，1990：3186.
[6] SONG M，LEE Y，KIM W.A clock feedthrough reduction?circuit for switched-current systems.IEEE J Solid-State?Circuits，1993，28(2)：133.
[7] WEGMANN G，VITTOZ E A，RAHALI F.Charge injection?in analog MOS switches.IEEE J Solid-State Circuits，1987，SC-22(6)：1091.
[8] 李擁平，石寅.一種開關電流電路時鐘饋通的補償技術[J].半導體學報，2003，24(7).
[9] Phillip E.Allen，Douglas R.Holberg.CMOS模擬集成電路設計.馮軍，李智群譯.北京：電子工業出版社，2005.
[10] 王衛東.現代模擬集成電路原理及應用[M].北京：電子工業出版社，2008.