摘 要： 帶寬和數據速率的提高需要更多、更快的收發器。各種標準以及對優異的背板信號完整性和協議兼容性的需求推動了數字器件收發器技術的創新與發展。為滿足不同市場和應用的需求，數字器件必須在密度和特性上達到最佳組合，同時滿足性能、功耗和成本目標。本文介紹了如何利用Altera最全面的收發器定制邏輯系列產品和技術創新來滿足這些需求。
關鍵詞： 收發器；FPGA；高速串行接口；信號完整性
?
84輛燃氣輪機列車在同一天由羅馬駛往米蘭，時速達到250 km/h。載有50名乘客的A列車于10：00發車，直達目的地。載有75名乘客的B列車于10：10發車，行駛在與A列車并行的軌道上。載有60名乘客的C列車于10：05發車，其行駛軌道必須繞過一條河。其余的81輛列車于11：55發車，行駛在L形軌道上。您必須保證所有84輛列車于14：17同時到達，把193名乘客送達目的地。84輛列車總功率不能大于486 225 kW，平均票價不能超過24.99歐元。如果有一輛高速電氣列車，時速能夠達到400 km/h，可提供300個坐席，那么情況會怎樣呢？現在不急于回答這一問題，我們先討論解決這些問題的某些方法。
這可能會令人感到奇怪，而這恰恰是隨著系統帶寬需求不斷增長，系統規劃人員和設計人員所面臨的問題。即使在當前的經濟形勢下，在新興市場越來越強烈的需求推動下，帶寬和數據速率仍在不斷提高。據金字塔研究公司2008年11月發布的《2008年至2013年移動用戶和收益預測：新興市場的機遇》報告，“2008年至2013年，移動用戶的數量將從40億增加到58.5億，復合年度增長率達到7.9％。用戶增長最快的地區是非洲、中東和亞洲，而歐洲在全球的用戶比例會下降。”在已有市場以及發展中市場上，越來越多的消費者希望提供更多的流媒體(視頻點播、電影和電視)以及在線游戲等節目內容，同樣推動了這一趨勢的發展。服務商不得不提供更多的增值服務，例如IP承載語音和交互式家庭網絡等功能，以維持收益。
人們對移動和固網寬帶服務的要求越來越高，促使硬件設備使用更多的高速串行收發器，這些器件采用了多種數據速率，從幾Mb/s到數百Gb/s不等。
高速應用實例及要求
在固網接入、傳輸以及聯網設備中，以太網已經發展成為當今應用最廣泛的物理層和鏈路層協議。而10 GbE是目前最快的標準，帶寬需求推動了40 Gb/s系統的產生，很有可能替代基于SONET/SDH的平臺。供應商也在尋找10 Gb/s以上的技術，開始開發40 Gb/s和100 Gb/s以太網解決方案。圖1所示為典型通信基礎設施中帶有收發器的FPGA。雖然有些理想化，這些供應商還是希望能夠利用現有的技術和基礎設施，從10 Gb/s過渡到40 Gb/s，直至100 Gb/s，以避免過多的資金投入。
?
雖然以太網協議在上述應用領域使用非常普遍，但是由于其不確定性，不能在重要安全系統中實現冗余保護，因此在工業自動化市場上的應用增長比較緩慢，如圖2所示。而以太網技術的進步，例如速率的提高、擴展規范以支持冗余鏈路等，使得工業自動化設備供應商再次關注以太網技術，認為它是使用現有設備實現標準化工業網絡的低成本、高性能、可靈活更新的解決方案。然而，這些生產商仍然需要靈活的解決方案來支持現有的現場總線協議，例如Modbus、PROFIBUS和SERCOS I/II等，同時能夠過渡到EtherCAT、PROFINET和SERCOS III等更高級的工業以太網協議。
隨著系統互聯需求的增長，PCI Express(PCIe)規范已經大大提高了帶寬，目前的PCIe Gen 2支持5 Gb/s的帶寬速率，而今后的PCIe Gen 3將支持8 Gb/s的帶寬速率。隨著性能和靈活性的提高，PCIe規范再次成為芯片至芯片、電路板和背板互聯的主要協議。這也促使設計人員在PC以外的應用中使用PCIe協議，例如通信設備、I/O擴展器和嵌入式應用等。
雖然不同的工業和應用領域都使用了高速串行接口，而推動技術創新的關鍵需求都非常相似。各個應用領域一直要求降低成本，提高性能，同時能夠與不斷發展的標準保持同步。系統越靠近最終用戶側，對成本和功耗就越敏感，收發器帶寬、速率和通道數量也趨于減少。此外，隨著實際應用中處理需求的變化，器件密度和特性的關系也在不斷變化。而且，在目前市場越來越大的壓力下，設計團隊規模不斷減小，可使用的資源也逐漸減少了，因此，非常有必要進一步提高集成度。
帶有收發器的FPGA系列器件
解決這些關鍵市場需求以及設計挑戰的最佳解決方案是采用系列可編程器件，這些器件具有高性能并行處理能力，提供嵌入式高速串行收發器，例如Altera公司提供的40 nm Stratix IV和Arria II GX FPGA以及HardCopy ASIC等。基于臺積電(TSMC)業界領先的40 nm工藝，Altera采用了同樣成熟可靠的收發器體系結構來開發帶有收發器的Stratix IV和Arria II GX FPGA以及HardCopy ASIC，在每一器件中，集成收發器模塊針對目標應用進行了優化。這種體系結構非常適合寬帶串行接口應用。
對于GPON、IP DSLAM、遠程射頻前端等對成本和功耗敏感、又需要很多功能的應用，Arria II GX系列提供低密度到中等密度范圍的器件，其最大收發器數據速率達到3.75 Gb/s。對于性能要求較高的無線基站、高端路由器和軍用雷達高級傳感器等應用，Stratix IV GX FPGA提供最大的密度、最好的性能以及最低的功耗，收發器速率高達8.5 Gb/s，48個收發器提高了帶寬，其豐富的功能可支持背板應用和高速協議，其優異的信號完整性保證了與PCIe Gen2和CEI-6等協議的兼容性。Stratix IV GT具有業界最高的11.3 Gb/s收發器數據速率，支持40 Gb/s/100 Gb/s以太網應用。HardCopyIV GX ASIC滿足了對成本和功耗敏感的大批量應用需求。其性能與用作原型開發器件的Stratix IV GX FPGA相當。Altera這種獨特的設計方法基于統一的工具包，實現了從FPGA原型開發到完整ASIC的解決方案，支持集成了6.5 Gb/s收發器的低風險ASIC。
支撐系列產品的關鍵技術
系列產品的主要優勢是采用通用邏輯和收發器體系結構，綜合考慮了性能、功耗和成本。這樣，就可以重新使用已有工藝代的技術，逐步進行改進，發揮每一新工藝節點的優勢，同時進行技術創新，滿足技術重用無法實現的需求。部分關鍵技術包括工藝技術、支持可編程功耗技術的功耗和性能優化措施、支持預加重和均衡的高速收發器，以及在PCIe等協議上應用硬核知識產權(IP)等。
工藝技術和40 nm的優勢
與之前的65 nm節點以及最近的45 nm節點相比，40 nm工藝有很大的優勢。最顯著的一點在于其具有更高的集成度，半導體生產商可以在更小的管芯中集成更多的功能，生產出密度更高的器件。40 nm工藝縮短了邏輯門長度，提高了性能。40 nm的阻抗進一步減小，從而提高了驅動能力，實現了性能更好的晶體管。應變硅技術的應用使電子和空穴的移動能力提高30%，晶體管性能也相應提高近40%，從而使整體性能得以提高。
功耗和性能優化
雖然密度和性能的提高非常有意義，但是，當今系統開發人員在設計中需要著重考慮的問題是功耗。40 nm節點在功耗上也有一定的優勢，與45 nm相比，更小的工藝尺寸導致動態功耗的雜散電容減小了15％。
但是，工藝尺寸的降低卻增大了待機功耗。Altera使用多種方法來降低靜態功耗，包括多閾值晶體管、長度不同的晶體管溝道、三重氧化等，并且在配置邏輯等對性能要求不高的FPGA區域綜合考慮性能和功耗。除了常用的電路設計方法，Altera還引入了65 nm Stratix III FPGA的可編程功耗技術來降低靜態功耗。該技術使靜態功耗降低了70%，在設計中以最低的功耗自動實現最好的性能。這一創新技術利用了這一事實——在典型設計中，全部邏輯中只有很少一部分用在關鍵時序通道上。Altera的Quartus II開發軟件自動確定設計中每一通道的松弛余度，通過調整晶體管的反向偏置電壓，將晶體管自動設置為合適的模式——高性能或者低功耗。
高速串行收發器
Altera的高速收發器模塊在物理介質附加(PMA)和物理編碼子層(PCS)使用通用體系結構，如圖3所示。根據設計要求，可以旁路PCS中的模塊。
?
PMA用于模擬電路中，其功能包括：
· 時鐘數據恢復(CDR)；
· 串化器/解串器(SERDES)；
· 可編程預加重和均衡；
· I/O緩沖，支持動態可控設置(輸出差分電壓和差分OCT)。
PCS提供數字功能以適應背板、芯片至芯片以及芯片至模塊應用的多種關鍵協議(例如，PCI Express、GbE、XAUI)。這些數字模塊為增強協議支持而進行了優化，減少了實現物理層協議所需要的器件資源，同時降低了功耗。將這些模塊與特定的IP和參考設計相結合，可提供完整的協議解決方案，縮短設計周期，降低風險。
面向PCIe的硬核IP
PCIe的廣泛應用推動了集成PCIe功能的發展，在實際中它作為預驗證和符合標準的硬核IP模塊來實現。PCIe的突出優勢是能夠大大節省資源(最大40 K LE)、降低功耗，其編譯時間更短，從而縮短了設計周期。集成硬核IP模塊嵌入在PCIe協議棧的所有層中，包括收發器模塊、物理層、數據鏈路層和協議層。PCIe硬核IP模塊符合主要的PCI-SIG規范。
通用IP系列產品和開發環境
所有Altera定制邏輯器件都具有效能優勢，包括統一全面的設計軟件、一組通用IP內核，并提供各種參考設計和設計實例。
帶寬和數據速率的提高需要更多、更快的收發器。各種標準以及對優異的背板信號完整性和協議兼容性的需求推動了數字器件收發器技術的創新與發展。為滿足不同市場和應用的需求，數字器件必須在密度和特性上達到最佳組合，同時滿足性能、功耗和成本目標。Altera的40 nm收發器FPGA與HardCopy ASIC技術創新以及重新使用已有技術可以滿足這些需求，提供了最全面的收發器定制邏輯系列產品。