摘  要： 為了提高鐵路機車中移頻鍵控信號的測量精度，給出了一種利用FPGA和ARM處理器測量頻率的方法。該方法在FPGA中利用量化時鐘實時測量一組FSK信號周期長度，并將測量數據存儲在FPGA內部設計的雙口RAM中。FPGA通過設計的串口模塊將測量數據送給ARM處理器，ARM處理器對產生測量誤差的主要原因進行分析，并對上、下邊頻切換時產生的畸變數據進行處理，給出了時間間隔測量誤差的分析和補償方法。實驗表明，該系統(tǒng)具有較好的抗擾動能力，能夠滿足一般工業(yè)現場測試速率和精度的要求。
關鍵詞： 移頻鍵控信號；載波頻率；調制頻率；畸變

　在鐵路運輸系統(tǒng)中，利用軌道電路移頻鍵控信號(FSK)判斷運輸狀態(tài)，傳輸控制信號，不同的調制信號下的載波信號代表不同的控制指令，所以實時、精確地檢測軌道電路移頻信號對保證鐵路安全、快捷運輸十分重要。采用頻譜分析法確定FSK信號參數時，FFT變換需要對信號進行整周期采樣，而FSK信號既具有數字通信的優(yōu)點，又具有非線性調制的特點，因此對所有信號進行整周期采樣具有一定的難度[1]。采用高頻量化脈沖測量信號周期方法可以避免這一問題，只要量化時鐘和處理速度滿足要求，就可以獲得滿意效果。
　本文在FPGA中利用高頻時鐘對FSK信號進行采樣，用ARM處理器對獲取的數據進行分析，并對畸變數據進行補償，從而得到軌道電路FSK信號高頻載波及低頻調制信號測量參數。
1 系統(tǒng)設計
　FSK信號是一種利用低頻信號調制載波信號后產生的正弦交流信號[2]，該信號主要由高頻載波f0和頻偏信號Δf形成的上邊頻fh、下邊頻fL組成，兩種載波頻率在每個調制信號fm周期內呈交替變化。
若FSK信號可用周期信號S(t)表示，則FSK信號的數學表達式[3-4]為：
　　
　其中，f0為FSK信號的中心頻率，?駐f為信號頻偏，T=1/fm為低頻調制信號周期。FSK信號如圖1所示，其中虛線為低頻調制信號，實線為載頻信號段，中部為上邊頻段，兩端為下邊頻段。

　FSK信號測量的主要參數包括載頻和頻偏形成的上邊頻、下邊頻信號和調制頻率三種物理量。在對FSK信號進行參數測量時，首先將FSK信號經過信號調理電路，利用高速開關管電路將正弦交流信號變換成方波信號；然后利用FPGA測量方波信號周期，并將測量數據通過串行接口發(fā)送給ARM處理器；ARM處理器接收到測量數據后，根據測量數據及數據統(tǒng)計情況計算載波和調制信號頻率。在FSK信號幅值測量時，經過線性變換和限幅等處理，由高速16 bit A/D轉換器進行轉換。ARM處理器獲取FSK信號頻率和幅值參量后，將計算結果送往LCD顯示。具體系統(tǒng)設計原理如圖2所示。

2 系統(tǒng)實現
　移頻鍵控信號測量時，通過測量一段時間內載波信號的脈沖寬度確定上邊頻和下邊頻，并根據載波信號切換點數據統(tǒng)計值確定調制信號頻率。因此，根據載頻信號的測量數據即可確定FSK信號參數。測量的移頻信號主要為國產18信息和法國UM71移頻信號兩種制式，FSK信號的載頻信號測量范圍為495～2 611 Hz之間。
   系統(tǒng)包括FPGA和ARM處理器兩個核心模塊，FPGA完成FSK參數測量，ARM處理器完成參數計算，如圖3所示。根據FSK信號測量性能要求，選擇Altera公司的Cyclone II系列FPGA作為測量核心模塊。系統(tǒng)輸入為25 MHz的時鐘信號，經過FPGA中鎖相環(huán)后獲得30 MHz的時鐘，利用該時鐘對FSK信號的脈沖寬度進行量化，并將測量結果存儲在16 bit字長的雙口RAM中，利用FPGA中設計一個串口控制器，將FSK信號的測量值發(fā)送ARM處理模塊。

2.1 FPGA測量模塊程序設計
　FSK信號測量的準確性與量化時鐘的選擇有一定關系，而量化時鐘的大小決定測量值的數據寬度[5-7]，量化時鐘選擇越大，且存儲測量結果的組數越多，則計算結果越精確，但在數據通信和數據處理時會影響系統(tǒng)的實時性。根據測量的FSK信號特征，在下邊頻為fL=495 Hz時，計數結果獲得最大值。設量化時鐘的頻率為f，則必須滿足f/fL=216，即量化時鐘f<32 440 320 Hz。利用鎖相環(huán)PLL產生30 MHz量化時鐘信號，為了保證FSK信號測量精確度及測量結果不能溢出(超出預定的數據寬度)，選擇計數值的存儲單位的數值寬度為16 bit。為獲取有效的測量低頻調制頻率，應至少測量3個低頻調制頻率周期內部的方波計數值。由軌道移頻信號的特征可知，當上邊頻fh=2 611 Hz、低頻調制信號fm=10.3 Hz時，一個半周期內的調制頻率內部最大的載波信號周期數n≤254，而3×254<1 024<5×254。因此選擇測量FSK信號的數據深度為1 024組。
2.2 ARM數據處理模塊程序設計
　ARM處理器主要用來接收FPGA送來的FSK信號計數值，對計數值進行統(tǒng)計后得到載波信號頻率、頻偏和調制頻率，并通過SPI接口將數據在LCD上進行顯示。
　數據處理的難度在于提高低頻調制信號的測量精度，而影響系統(tǒng)測量精度的主要原因在于：FSK信號的上下邊頻切換為非整周期切換，導致切換點處出現畸變現象[4]。因而對畸變數據的判別及補償的好壞程度是影響系統(tǒng)測量性能的主要因素。
　在畸變數據判別時，首先在計數值的左側和右側分別取兩個計數值CL1、CL2和CR1、CR2，如果|CL1-CL2|≤Δ1，|CR1-CR2|≤Δ1，且|CL1+CL2-CR1-CR2|≥2·Δ2時，則認為在計數值C處發(fā)生跳變，計數值C為畸變數據。其中，Δ1為計數允許的誤差限，Δ2為載波頻率切換判斷限。通過對三組相鄰畸變數據之間的計數結果取平均值，可以得到上邊頻和下邊頻的頻率值，然后利用FSK信號相位連續(xù)方法對畸變數據進行補償，依據下邊頻和上邊頻期間總的計數值累積獲取低頻調制頻率。數據計算流程如圖4所示。

3 實驗結果及分析
　在系統(tǒng)實驗測量過程中，分別對國產軌道電路18信息和法國UM71信號進行逐個測試。經實驗發(fā)現，只要保證FSK信號的低頻調制信號在取極值情況下獲得滿意精度，則在整個FSK測量范圍內能夠獲得滿意的性能。圖5為通過對異常值進行剔除、對畸變值進行補償后獲取的誤差曲線。通過誤差分析可知，系統(tǒng)對FSK信號的高頻載波信號測量誤差為1×10^-4，低頻調制信號的測量精度為1×10^-2，能夠滿足系統(tǒng)測量誤差要求。系統(tǒng)測量更新速率為2 s左右，能夠滿足系統(tǒng)變化速率要求。
　通過實驗發(fā)現，該系統(tǒng)能夠在2 s內準確地獲取FSK信號的高頻載波信號頻率和低頻調制信號頻率。整個系統(tǒng)具有體積小、測量精度高等優(yōu)點，滿足我國電氣化鐵路和準高速鐵路的測量要求，為設計快速、準確的FSK信號檢測系統(tǒng)提供了依據，具有良好的發(fā)展前景。
參考文獻
[1] SZPLET R， JACHNA Z， ROZYC K， et al. High precision time and frequency counter for mobile applications[J]. Wseas Transactions on Circuits and Systems， 2010， 6(9)： 399-408.
[2] 王鵬，徐峰，王宏宇.利用FPGA實現移頻鍵控信號的調制[J].清華大學學報(自然科學版).2002，42(S1)：68-71.
[3] 魏學業(yè)，張勇，王瓊洲.FSK信號實時檢測系統(tǒng)研究(英文)[J].北方交通大學學報，1999(2).
[4] Jin Yu， Zheng Xifeng， Ding Tiefu. A high-accuracy parameter estimation algorithm for jointless frequency-shift track circuit[C]. Guangzhou City： IEEE Computer Society， 2008.
[5] 邵楊帆，李宏.準全同步頻率測量方法的研究與實現[J].電子測量與儀器學報，2008，22(3)：105-108.
[6] 張庚辰，秦京華.等精度可變多周期不間斷測頻方法的研究[J].儀器儀表學報，2000，21(6)：651-653.
[7] 李鳴華，余水寶.基于過零點的信號分析與檢測[J].儀器儀表學報，2004(z1)：64-65.