1. 維持電壓恒定；

 

2. 盡量減少相位不平衡；

 

3. 維持功率因數(shù)恒定；

 

4. 保持良好的電源質(zhì)量；

 

5. 采用可調(diào)式速度驅(qū)動或雙速電機(jī)；

 

6. 控制好溫度；

 

7. 匹配電機(jī)運(yùn)行速度。

 

    利用數(shù)字電路或FPGA控制模擬電機(jī)電路將使系統(tǒng)成本和功耗大大降低。采用FPGA除了可以節(jié)能之外，還能夠?qū)⑶度胧綌?shù)字信號處理(DSP)、微控制器、I/O接口等功能整合到一起，從而實(shí)現(xiàn)完整的家電設(shè)計(jì)。

 

脈沖寬度調(diào)制

  

    用數(shù)字方式控制模擬電機(jī)電路的一種典型方法是采用脈沖寬度調(diào)制(PWM)。此時(shí)方波的時(shí)間周期是恒定的，而接通時(shí)間(TON)即信號保持高電平的時(shí)間可以被改變或調(diào)制。因此，信號的占空比或平均直流電平是變化的。借助于數(shù)字系統(tǒng)的支持，PWM已經(jīng)成為控制模擬電路的一種極好方式。圖1就是數(shù)字脈沖的接通時(shí)間改變的例子。

 

    應(yīng)用實(shí)例包括電壓調(diào)整，即通過改變占空比將輸出電壓控制到所要求的電平。另一個(gè)例子是功率發(fā)送，這時(shí)的平均發(fā)送功率是調(diào)制占空比的函數(shù)。PWM的實(shí)現(xiàn)取決于具體的使用方法，對于簡單的電壓調(diào)整，可以使用CPLD(例如Altera MAX II)實(shí)現(xiàn)，而對于需要利用內(nèi)部DSP模塊的復(fù)雜控制算法，可以使用低成本的FPGA(例如Altera Cyclone III)實(shí)現(xiàn)。

 

    圖2是PWM的基本方框圖，而圖3則是一個(gè)驅(qū)動模擬電機(jī)接口電路的調(diào)制輸出。UP和DOWN輸入信號被用來調(diào)整輸出信號的占空比，它們可以由微控制器產(chǎn)生。第一個(gè)模塊利用所有MAX II器件中都有的UFM振蕩器來產(chǎn)生兩個(gè)頻率不同的時(shí)鐘。來自該模塊的4位輸出信號DUTY_CYCLE的增加或降低取決于UP或DOWN信號的證實(shí)。第二個(gè)4位輸出信號COUNT以第一個(gè)模塊中產(chǎn)生的較高時(shí)鐘頻率連續(xù)增加。該信號與第二個(gè)模塊中相同頻率的DUTY_CYCLE信號進(jìn)行比較。比較的結(jié)果是分配到最終輸出信號PWM的單個(gè)位。信號DUTY_CYCLE是一個(gè)4位的變量，因此輸出信號的占空比具有16個(gè)不同的取值。在本設(shè)計(jì)實(shí)現(xiàn)中，輸入U(xiǎn)P的優(yōu)先級要高于DOWN。因此，如果兩個(gè)信號同時(shí)為高電平，輸出信號將被視作占空比的增加。

 

圖1：PWM波形示例。

 

圖2：PWM基本框圖

 

圖3：電機(jī)模擬驅(qū)動電路

 

DSP電機(jī)控制

    Cyclone III FPGAs中的嵌入式DSP功能塊(如圖4所示)為設(shè)計(jì)更復(fù)雜和效率更高的電機(jī)控制系統(tǒng)提供了關(guān)鍵要素。基于FPGA的DSP芯片使得大型家電制造商能夠降低研發(fā)時(shí)間和成本，并且在未來升級時(shí)不需要重新布板。FPGA所提供的可重配置解決方案可用來實(shí)現(xiàn)DSP應(yīng)用以及滿足高DSP吞吐率的需求。由于FPGA可以實(shí)現(xiàn)硬件重配置，因而能實(shí)現(xiàn)完整的硬件定制并實(shí)現(xiàn)復(fù)雜的電機(jī)控制DSP功能。因此，由FPGA實(shí)現(xiàn)的DSP系統(tǒng)可以具有定制的架構(gòu)、定制的總線結(jié)構(gòu)、定制的存儲器、定制的硬件加速器模塊和各種大量的乘法-累加(MAC)塊。

 

圖4：FPGA中的嵌入式DSP塊

 

為了使交流電機(jī)的運(yùn)行效率更高，內(nèi)部永久磁鐵的位置與施加的交流電壓頻率同步至關(guān)重要。可以使用傳感器來檢測磁轉(zhuǎn)子的位置，并以此調(diào)節(jié)電壓的頻率。該方法類似于伺服控制鎖相環(huán)(PLL)系統(tǒng)，只不過這里采用DSP來實(shí)現(xiàn)這一任務(wù)。

 

圖5：典型的應(yīng)用方框圖

 

新一代的家電將需要更復(fù)雜的電路來監(jiān)控電機(jī)和整個(gè)系統(tǒng)的運(yùn)行狀況。使用FPGA中DSP功能的先進(jìn)控制算法設(shè)計(jì)將能夠?qū)崿F(xiàn)比特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)或特殊應(yīng)用集成電路(ASIC)更靈活的系統(tǒng)。由于FPGA可以編程，因此可以根據(jù)市場需求的變化修改或加入新功能。如果加入一個(gè)以太網(wǎng)IP核，F(xiàn)PGA還能夠通過IP網(wǎng)絡(luò)與外界進(jìn)行通訊，從而允許系統(tǒng)安排好系統(tǒng)發(fā)生故障之前的維護(hù)和服務(wù)工作，并實(shí)現(xiàn)用戶家庭網(wǎng)絡(luò)的無線通信。

微控制器

 

    新一代家電設(shè)備將通過微控制器實(shí)現(xiàn)用戶接口和其他的功能控制。具有嵌入式微控制器的FPGA提供了一個(gè)集成的解決方案，無需另外再配外部專用處理器。嵌入式處理器設(shè)計(jì)師面臨的主要挑戰(zhàn)是如何選擇處理器，使之最適合具體的應(yīng)用但又不過分地浪費(fèi)或犧牲功能。像Altera的Nios? II軟件處理器就允許設(shè)計(jì)師創(chuàng)建理想的硬件(CPU，外設(shè)以及定制硬件加速器)、軟件(存儲器接口)和成本的綜合環(huán)境，以滿足每一個(gè)新的家電設(shè)計(jì)階段的獨(dú)特需求。

 

    此外，Altera公司的 Nios II C-to-Hardware Acceleration (C2H) Compiler可以幫助那些對FPGA比較陌生的工程師利用ANSI C代替原理圖或RTL輸入進(jìn)行嵌入式處理器系統(tǒng)設(shè)計(jì)。

 

LCD面板接口

 

     FPGA中內(nèi)置的LVDS I/O接口允許直接耦合并驅(qū)動簡單文本或視頻質(zhì)量的顯示器面板，因而在系統(tǒng)中可以很容易設(shè)計(jì)出用于顯示器的視頻處理器和定時(shí)控制器。一片Cyclone III FPGA可以被設(shè)計(jì)和配置成為一個(gè)驅(qū)動典型液晶顯示器(LCD)接口的圖像增強(qiáng)引擎。而預(yù)先經(jīng)過優(yōu)化的IP MegaCore??能，例如去交織、量化、濾波以及色彩空間轉(zhuǎn)換器，都可以處理來自任何源設(shè)備的視頻輸入，并輸出到象具有網(wǎng)絡(luò)功能的電冰箱上的視頻顯示器這樣的LCD面板上。

 

本文小結(jié)

 

低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。此外，這些具有內(nèi)置軟處理器的可編程器件還有助于簡化設(shè)備的用戶接口設(shè)計(jì)。利用這些器件還可以使新一代的家電設(shè)備能夠與用戶的家庭網(wǎng)絡(luò)進(jìn)行無線通信。

 

 

作者：Tam Do

 

高級技術(shù)行銷經(jīng)理

 

廣播/汽車/消費(fèi)電子部門

 

Altera公司