當前，數字多媒體、視頻廣播設備，個人導航設備（PND）、數字/衛星無線電設備、媒體播放器以及便攜式醫療和工業設備的使用越來越多, 為這些設備提供電源管理時，常應用具有高轉換率的DC-DC轉換器。為了減小設備體積和重量，電源模塊必須最小化，因此，實現轉換器的高轉換效率以及高集成度成為一種趨勢。考慮到電壓控制模式轉換器的缺點，更多的系統選擇使用電流控制模式DC-DC轉換器；同時，BCDMOS技術的發展使得芯片內部集成低導通電阻的功率開關成為可能，內部使用5 V標準CMOS技術成為低成本的解決方案。設計高電壓轉換成低電壓輸出的電流模DC-DC 轉換器的難點主要集中在轉換器的輸出級，體現在以下幾個方面：(1)功率級小信號建模；(2)芯片內部集成高壓功率開關晶體管,以減少外圍器件；(3)對于設計電流模式開關轉換器，采樣電感電流成為一個設計難點；(4)高壓功率開關的驅動電路設計。
1 功率級模型
    圖1給出電流模降壓型DC-DC轉換器功率級的簡單電路結構，其中功率級包括功率開關LDNMOS晶體管、輸出LC濾波器，外接肖特基續流二極管、采樣電感電流信號及放大模塊。

    對于電流控制模式降壓型DC-DC轉換器建模，主要考慮3個因素：(1)理想的電流控制模式轉換器只依賴電感的平均電流，電流內環把電感轉化成電壓控制電流源，因此，在直流或低頻處，電感在電壓外環中的作用被弱化；(2)調制器的增益依賴調制比較器輸入端斜波的有效斜率，每一種工作模式對調制器增益有獨立的特征表達式；(3)需要考慮斜波補償，斜波補償需要根據采樣時的電流值與平均電流值的關系確定。
    對于采用固定開關頻率，電流模控制降壓型DC-DC轉換器的功率級建模方式常見有兩種：(1)基于平均電流模式的模型，該模型主要特點為把功率級等效為壓控電流源[1]，并把功率級等效為單級點系統；(2)基于峰值電流模式和固定斜率補償所建立的模型，該模型由RIDLEY R.B博士所建立[2]，考慮到了功率級中的高頻極點。但對于采用峰值電流模式DC-DC轉換器的設計，運用平均電流模式所建立起來的模型誤差較大，而Ridley博士所建立的模型過于復雜，在工程上使用不方便。基于以上考慮，本文采用一種新的建模方法來對功率級進行系統設計[3，4]。圖2給出了電流模式控制降壓型DC-DC轉換器功率級的線性模型，該模型的主要特點是把電流環看成功率級的內部反饋。    通過計算分析得到功率級的傳輸函數為：

    由式(1)可知，功率級傳輸函數包含兩個極點和一個零點；與電壓模轉換器不同，電流模轉換器的功率級中兩個極點被分離，與電感有關的極點向高頻域移動，在直流和低頻處，電感在電流模降壓型DC-DC中的作用被弱化。

    主功率開關晶體管一般選用LDNMOS，主要原因在于N溝道LDMOS晶體管的電子遷移率大于P溝道LDMOS晶體管空穴遷移率，對于相同大小的導通電阻，LDNMOS晶體管的面積僅為LDPMOS晶體管面積的1/2～1/3，本文設計LDNMOS晶體管的導通電阻為0.25 Ω，面積約為0.4 mm2。使用LDNMOS晶體管作為開關時，需要注意兩個方面：(1)由于降壓型DC-DC轉換器的主開關位于電源和輸出之間，因此LDNMOS的背柵與源極相連，而不與襯底電位相連，所以，在版圖設計時，該LDNMOS背柵下面需要N型埋層（NBL）；(2)在降壓型DC-DC轉換器中，主開關晶體管使用LDNMOS晶體管，需要有自舉電路才能驅動LDNMOS功率晶體管。下面介紹LDNMOS驅動電路設計。
    由于前級信號VPWL為0-VDD(5 V)的脈沖寬度調制信號，為了驅動LDNMOS功率開關，脈沖寬度調制信號的電平需要轉換為SW-VBOOT；同時，由于LDNMOS有比較大的柵電容，因此，要求LDNMOS前級反相器具有較大的驅動能力。轉換器主開關LDNMOS的驅動電路如圖4所示，由電平移位電路和反相器鏈構成。圖4中，D1和D2用于鉗制結點A、B的電位；當SW為低電平（0）時，二極管D3給自舉電容CBOOT充電，而當SW為高電平（VIN）時，D3反向截止；由于結點A、B兩點電位最高為VIN，故晶體管MD3、MD4使用高壓LDNMOS晶體管；MN1-MNn和MP1-MPn為低壓NMOS和PMOS晶體管，其中低壓NMOS晶體管的背柵與SW端連接。CBOOT為外接自舉電容，典型值為10 nF。

2.2 功率晶體管電流采樣及斜波補償電路
    在電流模式控制DC-DC轉換器中，占空比大于0.5時，系統容易出現次諧波振蕩。為了抑制次諧波振蕩，通常在環路中加入斜波補償電路。
    對輸出電流進行采樣的方式通常使用電阻采樣電感的電流，或采樣功率晶體管漏級流過的電流，把電流轉換成電壓，然后與斜波補償電壓求和得到。本設計采用如圖5所示電路結構，兩個電壓轉電流（V/I）電路，分別把采樣電壓信號和斜波補償電壓信號轉換成電流信號，通過電阻進行疊加后得到VRAMP：

上式中：M為功率晶體管電流采樣比例系數，在本設計中，采樣技術如圖1所示，電感電流等比例縮小系數M=49倍，并由RSENSE=2Ω電阻轉換成電壓，通過圖5所示的電路把該采樣的電壓放大，該放大系數設計為R3/R1，2=5倍，電感的峰值電流設定為3.7 A。
3 功率級版圖設計
    采用該功率級電路的電流模降壓型DC-DC轉換器在EPISIL 0.8 μm BCDMOS工藝上得到實現。包括功率晶體管，整個芯片面積為1.0 mm×1.5 mm。版圖設計時，考慮到開關噪聲的影響，內部地線分開布線：分為模擬地、邏輯地以及為版圖中各種器件隔離所使用的地電位，該地線與芯片的襯底良好接觸，這樣單獨走線，有利于減小襯底噪聲和開關噪聲對芯片內部電路的干擾。
4 測試結果
    對前面所述功率級設計，應用到電流模降壓型DC-DC轉換器，采用EPISIL 0.8 μm BCDMOS工藝流片，并對芯片進行測試。測試條件：外接電感4.7 μH，輸出電容采用22 μF陶瓷電容，在輸入電源電壓為12 V，輸出電壓為3.3 V，輸出負載電流為3 A，開關頻率為1.0 MHz，測試結果如圖6所示。圖7給出了輸出為3.3 V，在不同輸入電源電壓下，不同負載的效率曲線。表1給出整個芯片的性能。

    本文采用0.8 μm BCDMOS工藝技術設計電流模降壓型DC-DC轉換器功率級。該功率級設計包括功率級建模，功率晶體管驅動電路，內置電流采樣及斜波補償電路。該功率級電路已經應用于DC-DC轉換器中，測試結果表明：在轉換器輸入電壓為12 V、輸出3.3 V時，輸出電流為3 A，其轉換效率可以達到92%。
參考文獻
[1] DEISCH C W.Switching control method changes power converter into a current source，IEEE Power Electronics  Specialists Conference，1978 Record，300-306.
[2] RIDLEY R B.A new continuous-time model for currentmodel control，IEEE Transactions on Power Electronics，1991，6(2)：271-280.
[3] SHEEHAN R.Part One：A new way to model current-mode control，National Semiconductor Corp.2007(6).
[4] SHEEHAN R.Part Two：A new way to model current-mode control，National Semiconductor Corp.2007(6.)
[5] PHILI L H.Safe operating area-a new frontier in ldmos design, Proc.14th Int. Symposium on power semiconductor  Devices and ICs，1-8.2002(8).
[6] MARCO B.An integrated 200 W Class-D audio amplifier.  IEEE Journal of Solid-State Circuits，2003，38(7)：1198-1206.
[7] DENG H.Monolithically integrated boost converter based on 0.5μm cmos process，IEEE Int. Symp. On Power Semiconductor Devices & ICs，2004：169-172.