摘要：針對頻率" title="頻率">頻率源遠(yuǎn)程控制難問題，介紹了一種可由單片機控制的頻率合成芯片CDCE949" title="CDCE949">CDCE949。其中頻率的變化是通過單片機運用IIC總線技術(shù)將控制數(shù)據(jù)發(fā)送到CDCE949的控制寄存器內(nèi)，從而合成相應(yīng)的頻率值。設(shè)備具有輸出頻率切換快速、頻率分辨率和穩(wěn)定度高等性能，能較好地滿足遠(yuǎn)程控制頻率源的需要。
關(guān)鍵詞：頻率源；CDCE949；IIC；控制寄存器
調(diào)頻發(fā)射機發(fā)射頻率的改變大都是通過調(diào)節(jié)壓控振蕩器(VCO)來實現(xiàn)" title="實現(xiàn)">實現(xiàn)的。為實現(xiàn)調(diào)頻發(fā)射機的遠(yuǎn)程控制化、頻率的變化由微控制器來決定。系統(tǒng)采用頻率點對點廣播，而通過控制VCO的變化來改變頻率不夠靈活。通過本振信號源和基帶信號混頻來實現(xiàn)音頻信號的調(diào)制和發(fā)射，這樣設(shè)計" title="設(shè)計">設(shè)計一款可由單片機控制的頻率源就成為可控" title="可控">可控調(diào)頻發(fā)射系統(tǒng)的核心技術(shù)。
頻率合成芯片CDCE949正能滿足可控頻率源的參數(shù)和性能，本文用單片機的兩線串行接口(TWI)向CDCE949的控制寄存器寫內(nèi)容，來對輸出頻率進行控制。
1 頻率合成技術(shù)及主要技術(shù)指標(biāo)
1．1 頻率合成技術(shù)
頻率合成是指由一個或多個頻率穩(wěn)定度和精確度很高的參考信號源通過頻率域的線性運算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的過程。基于" title="基于">基于此原理制成的頻率源為頻率合成器。
1．2 頻率合成技術(shù)的主要技術(shù)指標(biāo)
頻率合成器的性能需要一系列指標(biāo)來表征，但由于不同用途的合成器性能差異較大，故難以給出完整的指標(biāo)系列。這里只給出一些基本的技術(shù)指標(biāo)：
1)頻率范圍頻率合成器輸出最低頻率fonmin，和輸出最高頻率fonmax之間的變化范圍。也常用相對帶寬△f來衡量頻率范圍。
2)頻率分辨率頻率合成器輸出的兩相鄰頻率點之間的間隔，不同用途的頻率合成器對頻率分辨率的要求相差很大。
3)頻率切換時間 從發(fā)出頻率切換的指令開始，到頻率切換完成，并進入允許的相位誤差范圍所需要的時間。它與頻率合成的方式密切相關(guān)。
4)諧波抑制和雜散抑制 諧波抑制是指載波整數(shù)倍頻率處單根譜線的功率與載波功率之比，而雜散抑制指與載波頻率成非諧波關(guān)系的離散譜功率與載波功率之比，它們表征了頻率源輸出譜的純度頻率源中的諧波和雜散主要由頻率源中的非線性元件產(chǎn)生，也有頻率源內(nèi)外干擾的影響，還與頻率合成的方式有關(guān)。
5)頻率穩(wěn)定度指在規(guī)定的時間問隔內(nèi)，頻率合成器輸出頻率偏離標(biāo)定值的數(shù)值，它分長期、短期和瞬間穩(wěn)定度3種。
6)調(diào)制性能指頻率合成器的輸出是否具有調(diào)幅(AM)、調(diào)頻(FM)和調(diào)相(PM)等功能。
2 設(shè)備的硬件組成
2．1 頻率合成設(shè)備組成
單片機與CDCE949的簡單連接圖如圖1所示。利用單片機TWI的SCL、SDA兩根雙向總線與CDCE949按照IIC總線協(xié)議進行通信。單片機采用3．3 V供電，CDCE949用3．3 V和1．8 V供電，晶振源選用27 MHz，在制版布線過程中注意要盡量將晶振靠近芯片，這樣能夠保證芯片穩(wěn)定工作，輸出的頻率浮動噪聲小。
2．2 Atmega128單片機簡介
Atmega128單片機是一款基于AVR內(nèi)核的，采用RISC結(jié)構(gòu)的增強型低功耗CMOS 8位微控制器。它的大部分指令在一個時鐘周期內(nèi)完成，因此具有1 MIPS／MHz的數(shù)據(jù)吞吐率。其擁有優(yōu)化的功率消耗結(jié)構(gòu)，在功耗相對較少的情況下可以進行復(fù)雜的處理。
2．3 頻率合成器CDCE949
CDCE949是基于PLL模式的頻率合成芯片，它具有價格低廉、性能高、可靠性好等優(yōu)點，還有4組可編程的乘法器和除法器，可以能夠僅憑一個信號源產(chǎn)生9路輸出，而且每路輸出可以通過設(shè)置4組PLL在線編程，頻率高達(dá)230 MHz。
輸入信號可以是晶體時鐘輸入，或是LVCMOS時鐘信號。如果外接晶體時鐘信號加一負(fù)載電容在大多數(shù)應(yīng)用上都是很適合的，負(fù)載電容可以選擇0～20 pF。外接壓控振蕩器輸入調(diào)制信號，也可以輸出外部控制信號也就是脈寬調(diào)制信號。
3 軟件體系結(jié)構(gòu)
3．1 IIC總線接口概述
IIC總線是由數(shù)據(jù)線SDA和時鐘線SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進行雙向傳送，最高傳送速率100 kbit／s。各種被控制電路均并聯(lián)在這條總線上，每個電路和模塊都有唯一的地址，在信息的傳輸過程中，IIC總線上并接的每一模塊電路既是主控器(或被控器)，又是發(fā)送器(或接收器)，這取決于它所要完成的功能。CPU發(fā)出的控制信號分為地址碼和控制量兩部分，地址碼用來選地址，即接通需要控制的電路，確定控制的種類；控制量決定該調(diào)整的類別(比如對比度、亮度等)及需要調(diào)整的量。這樣，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關(guān)。
IIC總線在傳送數(shù)據(jù)過程中共有3種類型信號，分別是：開始信號、結(jié)束信號和應(yīng)答信號。
1)開始信號SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。
2)結(jié)束信號SCL為高電平時，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。
3)應(yīng)答信號 接收數(shù)據(jù)IC在接收到8位數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出一個信號后，等待受控單元發(fā)出一個應(yīng)答信號，CPU接收到應(yīng)答信號后，根據(jù)實際情況作出是否繼續(xù)傳遞信號的判斷。若未收到應(yīng)答信號，則判斷為受控單元出現(xiàn)故障。
3．2 CDCE949的控制指令格式
用IIC寫設(shè)備的控制程序時，每個設(shè)備都有自己的指令格式，要嚴(yán)格按照其指令格式來進行通訊。
常用的指令格式如圖2所示。
字節(jié)寫程序指令格式如圖3所示。
字節(jié)讀程序指令格式如圖4所示。
3．3 控制寄存器值的計算
在給定輸入頻率fIN，CDCE949的輸出頻率fOUT可以通過下列公式計算
這里，M(1～511)和N(1～4 095)是PLL乘法器／除法器的值；Pdiv(1～127)是輸出的分頻因子。
每個PLL輸出的目標(biāo)頻率fVCO可以通過下式計算：
當(dāng)PLL工作在小數(shù)的分頻時需要進一步設(shè)置乘法器／除法器，
這里，N'=N×2P；N≥M；80 MHz
3．4 控制程序設(shè)計
程序流程圖如圖5所示，由于每次向CDCE949控制寄存器寫的內(nèi)容并不是很多，采用單字節(jié)指令格式就足以將輸出的頻率按要求改變。
TWI在使用之前需要進行初始化，設(shè)置波特率和分頻因子。
與受控設(shè)備進行總線握手，成功的話就有應(yīng)答信號，在進行下一步往設(shè)備里寫入數(shù)據(jù)。
成功將數(shù)據(jù)寫入設(shè)備后釋放總線，以等待下一次通訊。將上述過程寫成一函數(shù)unsigned int IIC_Write(unsigned char Command Code, unsigned char DataByte)在主程序中進行調(diào)用。用I2C_Write(0x1810x80，0x5A)；來設(shè)置N、P、O、R的值，其中0x18為Y1口寄存器地址，0x5A為設(shè)置相應(yīng)頻率N的值。
4 結(jié)束語
經(jīng)過示波器觀察可以看到清晰的正弦波形，通過單片機改變CDCE949寄存器的內(nèi)容可以得到相應(yīng)頻率的波形。在80 MHz以下和90～230 MHz其FFT雜波很小，但是當(dāng)合成頻率在80～90MHz范圍內(nèi)出現(xiàn)240 MHz的雜波。此現(xiàn)象暫時無法解釋，希望在今后的研究中能夠找到原因。
遠(yuǎn)程控制實現(xiàn)只需增加與單片機遠(yuǎn)程通信的模塊，如GSM模塊。單片機與GSM模塊的通訊已經(jīng)完成，在此就不加以陳述。本設(shè)備的研制為頻率源遠(yuǎn)程控制化提供了技術(shù)支持和實踐經(jīng)驗。