大家都知道幾天前高通正式發(fā)布了現(xiàn)有Scorpion核心的下一代移動微處理器krait產(chǎn)品系列，這款新產(chǎn)品由于較早地采用了28nm制程，因此引起了 各方的注意。不過，與大家的期望相反，不久前高通曾經(jīng)在IDEM大會上表示其大部分28nm制程的產(chǎn)品并不會采用當今最先進的HKMG（金屬柵極+高介電 常數(shù)絕緣層（High-k）柵結構）工藝制作，而是仍采用較為傳統(tǒng)的多晶硅柵+氮氧化硅絕緣層（poly/SiON）的柵極結構，那么高通為什么選擇這種 看起來不夠“時髦”的老技術呢？現(xiàn)在我們就一起來回顧一下高通選擇這么做的理由。
1.成本因素：
高通的營運副總裁Jim Clifford表示，選擇走poly/SiON的老路，主要是出于成本和時間方面的考慮。他在IEDM會議上稱：“High-k絕緣層天生就需要更多的掩膜層結構才可以制作出來，而這種結構相對復雜，很容易產(chǎn)生制造瑕疵，對制造者而言是一個挑戰(zhàn)。”
不過高通并沒有完全關上HKMG的門。Clifford表示：“仍然有一部分產(chǎn)品是需要采用HKMG技術制作的”這其中包括為平板電腦以及部分“極高端”智能手機所設計的芯片產(chǎn)品。高通會選擇在此類產(chǎn)品的運行頻率需要提高到2GHz左右時，再向這部分28nm制程產(chǎn)品中引入HKMG技術。不過對大多數(shù)智能手機用芯片，高通則會堅持采用更便宜的poly/SiON技術制作芯片。
Clifford還強調稱，雖然高通非常渴望自己設計的芯片產(chǎn)品能夠采用更先進的工藝來制作，但是為追逐摩爾定律而必須啟用這些工藝所需的如EUV光刻設備以及其它關聯(lián)技術的研究方面的巨額成本投資卻令高通十分擔憂。Clifford說：“成本控制對我們而言非常重要。”
2.技術因素：
從技術角度看，在IEDM會展期間，高通技術主管P.R. Chidambaram則在一份描述其28nm技術的文件中稱，如果某種用于制作HKMG的工藝無法為溝道提供足夠的溝道應變力，那么采用這種工藝制造出來的晶體管其性能便無法比采用傳統(tǒng)poly/SiON+強效溝道硅應變工藝制作的晶體管高出多少。他表示：”HKMG+強效溝道硅應變工藝的組合可以顯著提升晶體管的速度，但是采用這種工藝的成本更高，因此這種工藝更適合于用在平板電腦或超高端智能手機的場合。而采用傳統(tǒng)的poly/SiON工藝，則產(chǎn)品開發(fā)時間短，而且制程方面所負擔的風險也更小，造出的芯片瑕疵密度也更低。“
目前大部分采用高通Snapdragon處理器核心設計的智能手機用芯片的運行頻率均在1Ghz及以下的水平，而且還可以用啟用雙核設計的方法來進一步提升性能。高通公司的高級技術經(jīng)理Geoff Yeap稱高通目前售出的基于Snapdragon核心的芯片產(chǎn)品”數(shù)量非常巨大“，他還表示目前主要幾家芯片代工廠在high-k工藝方面”都還準備不足“。
Yeap表示高通晚些時候會將其部分產(chǎn)品轉向使用HKMG工藝制作。雖然HKMG晶體管由于反型層電荷的增加其驅動電流值也更大，但是也因此而增加了管子的開關電容，而對高通而言，晶體管工作在線性電流特性區(qū)的電流驅動能力（Idlin）要比工作在飽和區(qū)的電流驅動能力（Idsat）更為重要。
而雖然HKMG工藝對解決柵極的漏電問題幫助甚大，但是這種技術對硅襯底（substrate）以及漏源極的漏電卻沒有很大的改善。而高通則在其采用28nm poly/SiON工藝的晶體管中采用了阱偏置技術（ well biasing，一種可以改變襯底偏置電壓，以減小襯底漏電的技術），以及包含門控時鐘(clock gating簡言之就是在某模塊空閑的時候可切斷其時鐘信號供應的控制門電路技術)和門控電源(power gating 簡言之即為在某晶體管模塊空閑的時候可徹底切斷其電源供應的控制門電路技術)等技術在內的多種電路技術來控制芯片的漏電損耗。Chidambaram還介紹了該產(chǎn)品中應用的某種特殊的門控電源設計，并稱這種技術是在高通和其未透露公司名的芯片代工伙伴的共同努力下開發(fā)出來的。
當然放開HKMG還是poly/SiON的話題不談，光是從45nm節(jié)點升級到28nm節(jié)點，高通也可以從中獲利不少，這部分相信大家都已經(jīng)很清楚，這里就不再羅嗦了。
3 外界的看法：
在IEDM會議上，許多技術專家都為高通決定仍走poly/SiON工藝路線的決定感到驚訝，因為一般都認為HKMG可以更好的控制溝道性能，而且工藝升級余地也更大。總體上看，目前poly/SiON工藝遇到的主要障礙是柵氧化層的等效厚度由于柵極漏電等問題的存在從90nm節(jié)點制程起便難以進一步縮小，以至于需要依賴硅應變技術來提升晶體管的速度，而HKMG則可以解決這個問題。
4 關于高通28nm產(chǎn)品代工商的推理分析：
至于 高通這些28nm產(chǎn)品可能的代工商方面，臺積電和GlobalFoundries都與高通有代工合作關系。而我們已經(jīng)知道臺積電將啟用三種不同的28nm制程工藝技術，這三種制程工藝分別是：1-“低功耗氮氧化硅柵極絕緣層（SiON）工藝”（代號28LP）；2-"High-K+金屬柵極（HKMG）高性能工藝“（代號28HP）；3-”低功耗型HKMG工藝“（代號28HPL）。所以從臺積電的情況看其28LP工藝正好滿足高通28nm產(chǎn)品的規(guī)格。
而據(jù)GlobalFoundries此前公布的工藝技術路線圖顯示，GlobalFoundries生產(chǎn)的28nm低功耗（28nm LP）及高性能（28nm HP）芯片產(chǎn)品均會使用gate-first HKMG工藝，這樣，除非GlobalFoundries沒份代工大部分高通28nm制程芯片，否則高通走28nm poly/SiON工藝路線的決定，不免會令人猜測他們會不會為高通這個可以算作代工廠商最大客戶的合作伙伴而對自己的工藝技術路線圖做些修改。不過Clifford表示不愿為哪家廠商將代工其28nm芯片產(chǎn)品作任何評論，稱代工商的具體人選還在內部討論的過程中。
有趣的是，盡管GlobalFoundries的發(fā)言人在IDEM會上大肆宣傳稱其28nm工藝是基于gate-first HKMG工藝基礎上的，但他又表示：“不過，我們也本著特事特辦的精神，正在為滿足某些來自特殊客戶的特殊請求而為某些特殊產(chǎn)品提供基于28nm Poly/SiON制程的代工，這類產(chǎn)品并不需要HKMG技術帶來的性能提升和漏電降低優(yōu)勢。”而且GlobalFoundries也不會為28 nm Poly/SiON技術建立一整套完備的電路設計系統(tǒng)。
他還表示GlobalFoundries轉向HKMG工藝的計劃“仍然在正常進行中，我們認為這種工藝對客戶的吸引力是非常大的。我們預計HKMG會成為28nm低功耗移動設備用產(chǎn)品，以及28nm高性能設備用產(chǎn)品的絕對主流工藝。”GlobalFoundries還稱目前已經(jīng)有多家客戶的芯片產(chǎn)品處于硅片驗證階段，而且公司旗下的德累斯頓Fab1工廠也已經(jīng)在測試相關的原型芯片，很快便會進入試產(chǎn)階段。
GlobalFoundries與臺積電目前因所用HKMG工藝的不同而在市場上火藥味很濃：GlobalFoundries在28nm會使用gate first型HKMG工藝，而臺積電則會使用Gate-last HKMG工藝。GlobalFoundries還宣稱自己的Gate first HKMG工藝在成本方面要比臺積電的Gate-last HKMG工藝節(jié)能約10-15%左右。
最后，高通的高管Yeap表示在下一代22/20nm節(jié)點，高通計劃在幾乎自己的所有芯片產(chǎn)品中啟用HKMG工藝。