| 基于FPGA的高速浮點FFT的實現(xiàn)研究 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大小：482 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：研究了利用FPGA實現(xiàn)浮點FFT的技術(shù)，提出了一種循環(huán)控制、RAM訪問和蝶形運算三大模塊以流水線方式協(xié)同工作的方案，結(jié)合數(shù)據(jù)緩沖和并行處理技術(shù)，討論了蝶形運算單元的工作機制。浮點乘法器采用并行Booth編碼和3級Wallace壓縮樹的結(jié)構(gòu)，浮點加法器中采用獨立的定點加法器和減法器，使運算得以高速進行。RAM讀/寫時序和運算參數(shù)都可利用寄存器設(shè)置。本設(shè)計已在Cyclone-II系列芯片EP2C8Q208中實現(xiàn)，200 MHz主頻下，采用外部RAM，完成1 024點復(fù)數(shù)FFT只需750 μs。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aet 的最新分享
- GBT15834-2011 標(biāo)點符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻 參考文獻著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實驗室建設(shè)思路與實踐
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2