| CLB總線事務(wù)級建模及其仿真平臺的設(shè)計 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大小：1653 K | |
| 標簽： SOC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了采用事務(wù)級建模的方法對國內(nèi)具有自主知識產(chǎn)權(quán)的國芯CLB總線進行建模的方案，并利用多時鐘技術(shù)來保證模型的周期精確。同時對所建模型進行了VCI接口協(xié)議的封裝，便于其在不同平臺上的移植。為了驗證本設(shè)計的正確性，在電子系統(tǒng)級平臺上實現(xiàn)了基于CLB的SoC。實驗結(jié)果表明，本模型可以大大提高軟、硬件協(xié)同開發(fā)驗證的效率，增強IP模塊的復(fù)用性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aet 的最新分享
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2