| 基于FPGA的實(shí)時(shí)金融指數(shù)行情并行計(jì)算源代碼——第三屆OpenHW開放源碼硬件與嵌入式大賽二等獎(jiǎng) | |
| 所屬分類：源代碼 | |
| 上傳者：chenyy | |
| 文檔大小：3102 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本項(xiàng)目將圍繞期貨交易中涉及的跨期套利和跨商品套利的規(guī)則和方法，以潛在套利合約的數(shù)據(jù)分析為典型應(yīng)用場(chǎng)景，通過(guò)FPGA專用硬件平臺(tái)，以千兆以太網(wǎng)絡(luò)為通用的交易數(shù)據(jù)通信端口，研究交易數(shù)據(jù)的并行調(diào)度策略和計(jì)算模型，將相應(yīng)速度提升3-4個(gè)數(shù)量級(jí)，實(shí)現(xiàn)大規(guī)模實(shí)時(shí)并行數(shù)據(jù)處理。主機(jī)通過(guò)驅(qū)動(dòng)和Socket應(yīng)用程序?qū)⒔灰讛?shù)據(jù)從以太網(wǎng)口發(fā)送到目標(biāo)平臺(tái)上，經(jīng)過(guò)MAC層解析將有效的交易數(shù)據(jù)交給并行調(diào)度模塊。并行調(diào)度模塊使用AC自動(dòng)機(jī)算法搜索交易條目，然后分配給并行單元PE進(jìn)行并行計(jì)算。最后計(jì)算的結(jié)果匯總到數(shù)據(jù)緩存FIFO中，通過(guò)以太網(wǎng)模塊發(fā)送給主機(jī)顯示。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
chenyy 的最新分享
- 【TI解決方案】智能電表：采用LM5017實(shí)現(xiàn)1‰紋波輸出
- 全球企業(yè)高管對(duì)于IoT新機(jī)遇的深入觀察:一場(chǎng)正在加速的寧?kù)o變革
- 全新SDNet軟件定義規(guī)范環(huán)境——實(shí)現(xiàn)業(yè)界首款“軟”定義網(wǎng)絡(luò)解決方案
- MicroBlaze AXI 控制LED參考例程
- MicroBlaze AXI 控制LED實(shí)驗(yàn)指導(dǎo)
- NANO2-百兆網(wǎng)口實(shí)現(xiàn)UDP報(bào)文驗(yàn)證實(shí)驗(yàn)指導(dǎo)
- NANO2百兆網(wǎng)口實(shí)現(xiàn)UDP包收發(fā)回環(huán)實(shí)驗(yàn)指導(dǎo)
- 小功率便攜式音頻產(chǎn)品(含Charger 和DC-DC)的輻射發(fā)射超標(biāo)對(duì)策
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2