| Altera基于ARM的SoC FPGA及FPGA業(yè)界第一款虛擬目標(biāo) | |
| 所屬分類(lèi)：解決方案 | |
| 上傳者：chenyy | |
| 文檔大小：37352 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：Altera的嵌入式計(jì)劃：您的處理器，一個(gè)平臺(tái)。SoC FPGA系列的亮點(diǎn)：雙核ARM Cortex-A9 MPCore處理器，28-nm架構(gòu)的Cyclone V SoC FPGA和Arria V SoC FPGA，ARM的輔助系統(tǒng)和Altera的硬件開(kāi)發(fā)流程（Quartus II軟件和Qsys系統(tǒng)集成工具），成熟的虛擬原型開(kāi)發(fā)方法，適用于器件專(zhuān)用軟件開(kāi)發(fā)的SoC FPGA虛擬目標(biāo)。 虛擬目標(biāo)與SoC FPGA電路板二進(jìn)制和寄存器兼容，功能等價(jià)，保證了開(kāi)發(fā)人員以最小的工作量將在虛擬目標(biāo)上開(kāi)發(fā)的軟件移植到實(shí)際電路板上。支持Linux和VxWorks，并在主要ARM輔助系統(tǒng)開(kāi)發(fā)工具的幫助下，嵌入式軟件工程師利用虛擬目標(biāo)，使用熟悉的工具來(lái)開(kāi)發(fā)應(yīng)用軟件，最大限度的重新使用已有代碼，利用前所未有的目標(biāo)控制和目標(biāo)可視化功能。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速I(mǎi)PSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
chenyy 的最新分享
- 【TI解決方案】智能電表：采用LM5017實(shí)現(xiàn)1‰紋波輸出
- 全球企業(yè)高管對(duì)于IoT新機(jī)遇的深入觀察:一場(chǎng)正在加速的寧?kù)o變革
- 全新SDNet軟件定義規(guī)范環(huán)境——實(shí)現(xiàn)業(yè)界首款“軟”定義網(wǎng)絡(luò)解決方案
- MicroBlaze AXI 控制LED參考例程
- MicroBlaze AXI 控制LED實(shí)驗(yàn)指導(dǎo)
- NANO2-百兆網(wǎng)口實(shí)現(xiàn)UDP報(bào)文驗(yàn)證實(shí)驗(yàn)指導(dǎo)
- NANO2百兆網(wǎng)口實(shí)現(xiàn)UDP包收發(fā)回環(huán)實(shí)驗(yàn)指導(dǎo)
- 小功率便攜式音頻產(chǎn)品(含Charger 和DC-DC)的輻射發(fā)射超標(biāo)對(duì)策
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2