| 基于FPGA的高性能離散小波變換設(shè)計(jì) | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大小：237 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在數(shù)字信號(hào)處理領(lǐng)域，小波變換無論在理論研究還是工程應(yīng)用方面都具有廣泛的價(jià)值，因此高性能離散小波變換的FPGA實(shí)現(xiàn)架構(gòu)的研究就顯得尤為重要。本文針對(duì)db8 (Daubechies 8)小波設(shè)計(jì)了一個(gè)16階16位的正、反變換系統(tǒng)，用DE2開發(fā)板進(jìn)行了系統(tǒng)驗(yàn)證，在FPGA的邏輯單元資源消耗12%的情況下，正、反變換的最高時(shí)鐘頻率分別達(dá)到了217.72MHz、217.58MHz。對(duì)比同類文獻(xiàn)，本設(shè)計(jì)在最高處理速度方面具有明顯的優(yōu)勢(shì)。在此基礎(chǔ)上，考慮到通用性的要求，本文還設(shè)計(jì)了一種小波種類可選、小波階數(shù)可調(diào)的通用小波變換FPGA架構(gòu)，該通用小波正、反變換系統(tǒng)的最高時(shí)鐘頻率分別為114.10 MHz、152.09 MHz。此結(jié)構(gòu)具有通用性強(qiáng)的特點(diǎn)，可高性能實(shí)現(xiàn)多種小波變換。設(shè)計(jì)采用DA(Distributed Arithmetic)算法和LUT(Look-Up Table)技術(shù)來實(shí)現(xiàn)小波變換中的濾波器，并使用流水線結(jié)構(gòu)以及調(diào)用Altera 提供的IP核完成了設(shè)計(jì)的優(yōu)化，用MATLAB驗(yàn)證了設(shè)計(jì)的功能。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2