| Nios II 處理器（中文） | |
| 所屬分類：白皮書(shū) | |
| 上傳者：cindyzhao | |
| 文檔大小：3153 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：Nios II系列32位RISC嵌入式處理器具有超過(guò) 200 DMIP 的性能，在FPGA中實(shí)現(xiàn)成本只有35美分。由于處理器是軟核形式，具有很大的靈活性，您可以在多種系統(tǒng)設(shè)置組合中進(jìn)行選擇，達(dá)到性能、特性和成本目標(biāo)。采用Nios II處理器進(jìn)行設(shè)計(jì)，可以幫助您將產(chǎn)品迅速推向市場(chǎng)，延長(zhǎng)產(chǎn)品生命周期，防止出現(xiàn)處理器逐漸過(guò)時(shí)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2