頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設(shè)備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設(shè)備可以在那里重新編程。 最新資訊 基于單片機及FPGA的程控濾波器設(shè)計與實現(xiàn) 本系統(tǒng)放大器增益范圍10~60dB,通頻帶1~200kHz,增益誤差小于1%。濾波器截止頻率范圍1~30kHz,誤差小于1.5%。橢圓濾波器截止頻率誤差為0,在150kHz處幅度幾乎衰減到0。誤差主要來源于時鐘頻率,當(dāng)截止頻率為20kHz的時候,所需最高的時鐘頻率為2MHz,不能保證很好的時鐘沿,而且時鐘頻率也不可能精確地控制,以及放大器的非線性誤差。此外,利用DAC0800和有效值檢波電路實現(xiàn)了幅頻特性測試儀,系統(tǒng)整體性能良好。整個系統(tǒng)在單片機和FPGA的有機結(jié)合、協(xié)同控制下,工作穩(wěn)定,測量精度高,人機交互靈活。 發(fā)表于:2/13/2012 WCSP 在克服各種挑戰(zhàn)的同時不斷發(fā)展 晶圓芯片級封裝 (WCSP) 去掉了許多傳統(tǒng)的封裝步驟,例如:裸片焊接、引線接合以及芯片級倒裝片 (flip chip) 連接工藝等。這種方法使半導(dǎo)體客戶加速了產(chǎn)品上市進程。WCSP 應(yīng)用正擴展到一些新領(lǐng)域,并逐漸出現(xiàn)基于引腳數(shù)量和器件類型的細分市場。集成無源分立 RF 和存儲器件的 WCSP 應(yīng)用也正擴展到邏輯 IC 和 MEMS。但是這種發(fā)展也帶來了許多挑戰(zhàn),包括裸片尺寸和引腳數(shù)的增長對板級可靠性所產(chǎn)生的影響。本文將介紹我們當(dāng)前面臨的諸多挑戰(zhàn),以及集成化和硅過孔 (TSV) 技術(shù)等一些未來發(fā)展趨勢。 發(fā)表于:2/13/2012 基于DSP的視頻采集系統(tǒng)仿真設(shè)計 數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,設(shè)計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義。 發(fā)表于:2/12/2012 基于Simulink的OSEK嵌入式軟件開發(fā)方法 目前越來越多的汽車電子系統(tǒng)的開發(fā)借助Matlab/Simulink,并且其已變成標(biāo)準(zhǔn)的開發(fā)工具。本文提出的軟件開發(fā)方法基于Sireulink環(huán)境和OSEK OS規(guī)范。在Simulink環(huán)境下開發(fā)的算法可以結(jié)合OSEK RTOS(本文為修改過的μC/OS-II)直接應(yīng)用到目標(biāo)硬件上。該方法已通過實例進行了驗證,與傳統(tǒng)方法比較極大地縮短了開發(fā)時間。 發(fā)表于:2/12/2012 Cypress CY8CKIT-001 PSoC3系列開發(fā)方案 Cypress公司的CY8CKIT-001PSoC3系列開發(fā)套件(DVK)是通用的開發(fā)平臺,用來評估采用PSoC1,PSoC3或PSoC5架構(gòu)的不同解決方案和原型,可以實現(xiàn)硬件,固件和軟件開發(fā).開發(fā)套件(DVK)還包括了PSoC1,PSoC3或PSoC5系列處理器模塊. 發(fā)表于:2/12/2012 基于FPGA的乒乓球游戲的設(shè)計與實現(xiàn) FPGA(FieldProgrammableGateArray),現(xiàn)場可編程門陣列。它是繼PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的成果。它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點 發(fā)表于:2/12/2012 基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng) 本文依靠接觸式圖像傳感器,采用CPLD與DSP相結(jié)合設(shè)計實現(xiàn)了適用于實時高速圖像處理的圖像采集系統(tǒng)。在系統(tǒng)中,采用兩幀輪換存儲的方式,消除了DSP的等待時間,使采集系統(tǒng)和處理系統(tǒng)可以并行獨立工作,采用復(fù)雜可編程邏輯器件,使系統(tǒng)集成度高,通用性強,接口簡單,并且可以重復(fù)編程和系統(tǒng)升級,為實現(xiàn)一個高速實時的圖像處理系統(tǒng)提供了基礎(chǔ)。 發(fā)表于:2/12/2012 PCB技術(shù)在高速設(shè)計中的特性阻抗問題 在高速設(shè)計中,可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義:傳輸線由兩個具有一定長度的導(dǎo)體組成,一個導(dǎo)體用來發(fā)送信號,另一個用來接收信號(切記“回路”取代“地”的概念)。在一個多層板中,每一條線路都是傳輸線的組成部分,鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個線路中保持恒定。 發(fā)表于:2/12/2012 基于FPGA的新型虛擬邏輯分析儀的設(shè)計 提出了一種基于FPGA的虛擬邏輯分析儀的設(shè)計。該系統(tǒng)對采集到的模擬或數(shù)字信號進行存儲、處理和邏輯分析。通過FPGA控制數(shù)據(jù)單次或連續(xù)采集、緩沖,通過PCI總線將緩沖區(qū)數(shù)據(jù)轉(zhuǎn)移到硬盤管理卡,由硬盤管理卡將數(shù)據(jù)存入海量硬盤。 發(fā)表于:2/11/2012 DDS調(diào)頻信號發(fā)生器的FPGA電路設(shè)計 用FPGA實現(xiàn)DDS調(diào)頻信號電路較采用專用DDS芯片更為靈活,只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù),DDS就可以產(chǎn)生任意調(diào)制波形,且分辨率高,具有相當(dāng)大的靈活性。相比之下,DDS的功能完全取決于設(shè)計需求,可以復(fù)雜也可以簡單,而且FPGA芯片還支持在系統(tǒng)現(xiàn)場升級。另外,將DDS設(shè)計嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中,其系統(tǒng)成本并不會增加多少,而購買專用芯片的價格則是前者的很多倍。所以采用FPGA來設(shè)計DDS系統(tǒng)具有很高的性價比。 發(fā)表于:2/11/2012 ?…309310311312313314315316317318…?