頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 賽靈思開源硬件與嵌入式大賽創意紛呈 成功大學（臺灣），浙江大學，山東大學及中科院摘得桂冠 由中國電子學會主辦，美國賽靈思公司和北京工業大學共同承辦的“FPGA助力中國智造，擁抱嵌入式計算新時代 — 第三屆OpenHW開源硬件與嵌入式大賽”總決賽于今天在北京工業大學隆重舉行。來自中國大陸、臺灣和新加坡的26支進入決賽的精英團隊會聚中國北京，各展其能，現場進行演示及答辯，為在場的專家和評委們奉上了一場創新與創意的盛宴。 發表于：6/4/2012 利用LabVIEW產生字模的LED顯示屏設計 介紹了一種基于LabVIEW與FPGA的LED漢字顯示屏，其利用LabVIEW軟件靈活、簡便地從計算機的漢字庫中提取漢字字模并轉換為供FPGA直接調用的十六進制字模數據。通過在LabVIEW中進行圖像信息掃描的方式得到任意漢字的字模，然后經串口傳遞給FPGA控制顯示漢字。該方法的字模由上位機生成，省去了建立字模庫步驟，簡化了顯示過程，實用性較強。 發表于：6/4/2012 基于DSP Builder的Chirp信號源 DSP Builder是Altera公司提供的一個系統級(或算法級)設計工具。它架構在多個軟件工具之上，并把系統級(算法仿真建模)和RTL級(硬件實現)兩個設計領域的設計工具連接起來，最大程度地發揮了兩種工具的優勢。 發表于：6/4/2012 基于FPGA的伺服驅動器分周比設計與實現 電動機是各類數控機床的重要執行部件。要實現對電動機的精確位置控制，轉子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構造簡單，機械壽命長，易實現高分辨率等優點，已被廣泛采用。 發表于：6/4/2012 嵌入式邏輯分析儀加速SoPC設計 將可編程邏輯與CPU子系統集成于同一芯片令系統設計者可以在一定范圍內決定某些功能的實現方式，AES先進加密標準算法的硬件實現即為這樣的特殊應用實例。AES加密是互聯網協議安全規范(IPsec)的基礎模塊，提供增強無線連接安全性的IEEE802.11i規范也采納AES為其加密算法，因而傳統通訊設備供應商需要增加AES模塊以提供更全面的VPN服務。由于AES算法直接面向位操作，所以，它在可編程邏輯上可以得到非常高效的實現。 發表于：6/4/2012 SOPC設計中的兩種片上總線分析 SoC(Systemon Chip,片上系統)以其能提高產品性能、縮小產品體積等優點,逐漸成為嵌入式系統發展的主流趨勢。SOPC(System On a Programmable Chip,可編程片上系統)利用可編程邏輯器件來實現SoC,具有設計方式靈活,可裁減、可擴充、可升級,并具備軟硬件在系統可配置的性能。將處理器IP(Intellectual Property,知識產權)內核嵌入到可編程邏輯器件是SOPC設計的前提條件。 發表于：6/4/2012 基于FPGA的分布式算法FIR濾波器設計 FIR(finite impulse response)濾波器是數字信號處理系統中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位沖激響應是有限的，沒有輸入到輸出的反饋，是穩定的系統。因此，FIR濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。 發表于：6/4/2012 用FPGA替代DSP實現實時視頻處理 3G手機的數據速率將高達2Mbps，因而能支持包括數據服務和互聯網連接在內的各種多媒體應用，相對2G產品而言，其主要特點是屏幕更大、鍵盤更小。為了解決用小鍵盤進行撥號和單詞輸入的難題，利用自動語音識別(ASR)功能完成語音撥號將成為3G手機的新特點。本文介紹高性能低成本、低功耗DSP芯片在下一代無鍵盤手機應用中的選擇策略。 發表于：6/4/2012 最新推出萊迪思MachXO2 PLD系列嵌入式功能塊的參考設計 萊迪思半導體公司（NASDAQ: LSCC）今日宣布發布四個新的參考設計，適用于低成本、低功耗的MachXO2?系列可編程邏輯器件（PLD）。新的參考設計簡化并增強了MachXO2器件中特有的嵌入式功能塊（EFB）中內置I2C、SPI和用戶閃存的功能的使用。還發布了五個新的演示示例設計和三個更新的應用說明，重點介紹基于嵌入式閃存的嵌入式功能塊。 發表于：6/4/2012 GLOBALFOUNDRIES硅晶驗證28納米AMS 生產設計； 將為20納米制程的雙重圖形提供數字和AMS支持 在下周于加利福尼亞州舊金山舉辦的設計自動化會議 (DAC) 上，GLOBALFOUNDRIES 擬利用前柵極（Gate First）高K金屬柵級技術（HKMG）展示其28納米超級功耗（SLP）技術改進的硅晶驗證設計流程。該流程使用行業最新的設計自動化技術，為先進的模擬/混合信號（AMS）設計提供了全面可靠的支持。此外，公司還將推出與EDA 合作伙伴共同開發的設計流程，這兩大流程均旨在驗證20 納米制程工藝的模擬和數字“雙重圖形感應”流程，該技術節點的硅晶驗證有望于2013 年上半年完成。 發表于：6/4/2012 ?…280281282283284285286287288289…?
